本帖最后由 山东电子小菜鸟 于 2018-1-27 12:32 编辑
PrjGrp 项目工程组
.prjPCB PCB设计工程
.prjFpg FPGA设计工程
.SchDoc 电路原理图文件
.PcbDoc 印刷电路板文件
.SchLib 原理图库文件
.PcbLib PCB元件库文件
.IntLib 系统提供集成式元件库文件
.NET 网络表文件
.REP 网络表比较结果文件
.XRP 元件交叉参考表文件
.THG 跟踪结果文件
.HTML 网页格式文件
.XLS EXCEL表格式文件
.CSV 字符串形式文件
.SDF 仿真输出波形文件
.NSX 原理图SPICE模式表示文件
protel 99se 设计规则DRC常见错误排除 错误1：Width Constraint 报错。即导线的宽度超出限制。 解决办法：可在design下面的rules里面，把Width Constraint 里面的参数修改好，如：(Min=10mil) (Max=10mil) (Prefered=10mil).改成其他的值。 或者修改导线的宽度，使得它符合WidthConstraint 里面的规则。 错误2：Broken-Net Constraint 报错，检测显示，NET...连线都被分成了好多SUB-NETS，子网络，就是说要连的相同网络标号的连点没有都连起来，被分开了，没有用导线连接好。 解决办法： 首先检查下PCB里有没有飞线（预拉线）？如果有的话要用导线连接好。 其次估计是在PCB连线的时候使用的不是连接导线。可以双击你的线条，看看它上面有没有NET，比方说双击和GND连接的线，弹出的对话框里有个NET栏，应显示GND。 错误3：Short-Circuit Constraint 报错，就是电路出现短路 解决办法： 把不应该连在一起的分开； 把不是同一个网络的线路分开来就行了。 错误4：Clearance Constraint 报错，即引脚间或与焊盘间的距离过短。 解决办法： 一，确认封装有没有做错 。 二，更改规则，在Design->rules->Clearance Constraint 项进行设置，例如Gap=7.5mil，怀疑芯片引脚的间距是8mil，小于10mil，所以才出现报错 三，检查有没有残留导线，改残留导线是否靠近焊盘或其他导线。 如果前三项都没有问题的话，DRC检查一下，绿色的就会消失。
华为PCB规范.pdf
(474.59 KB)
华为高速数字电路设计-华为黑魔书.pdf
(3.41 MB)
硬件工程师手册[华为内部教材].pdf
(885.49 KB)
| 
楼主
标题置顶
标题高亮
