在源同步设置中,都需要对FPGA提供给外部芯片的时钟调整相移,但在看XILINX 手册中,相移调整是对DCM的9个时钟(CLK0,CLK180,CLK2X,CLKDV等)输出同时调整的,那这样不是DCM输出的时钟都进行同样设置的相移了吗?那提供给FPGA内部的数据路径寄存器的时钟和提供给外部芯片接口的时钟就不能是一个DCM输出的了,这样就至少要使用两个DCM了吗,一个输出不做相移,提供FPGA内部寄存器用。另外一个DCM做相移调整,时钟输出提供给外部芯片。是这样的吗,请教各位,多谢!
XILINX手册中说明部分截取
Fine Phase Shifting
The DCM provides additional controls over clock skew using fine phase shifting. Fine- phase adjustment affects all nine DCM output clocks simultaneously. |