发新帖我要提问
返回列表
打印

CPCI背板时钟信号

[复制链接]
2857|14
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
王者浩宇|  楼主 | 2011-6-9 22:52 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
CPCI, 时钟信号, 信号线
请问CPCI背板的时钟信号线的长度和宽度是怎么确定的啊？请高手指点。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
王者浩宇|  楼主 | 2011-6-11 20:20 | 只看该作者
怎么没人顶啊，自己顶一下。

使用特权

评论回复 赏
板凳
Forward001| | 2011-6-11 22:53 | 只看该作者
没做过这方面的项目。
有guide最好参考它的推荐。
没有的话，按你的系统来算了。
长度按时序，整个系统的flight time分配。
宽度按阻抗来算。

使用特权

评论回复 赏
地板
dqyubsh| | 2011-6-11 23:27 | 只看该作者
这种总线不适合做廉价产品，所以了解的不会太多。据说一块背板要几千到上万美元，8层，呵呵。

使用特权

评论回复 赏
5楼
xiaotao_82| | 2011-6-12 01:09 | 只看该作者
LZ仔细看一下CPCI规范。里面对信号线长度等方面有具体要求。

使用特权

评论回复 赏
6楼
王者浩宇|  楼主 | 2011-6-12 21:37 | 只看该作者
5# xiaotao_82 我看了，但是里面只说了一个范围，我不知道是不是所有的背板只要在那个范围里面就可以，还是说要具体情况具体分析。

使用特权

评论回复 赏
7楼
王者浩宇|  楼主 | 2011-6-12 21:38 | 只看该作者
4# dqyubsh
貌似是比较贵，但是上万美元应该不至于。几千块*币还是正常的。

使用特权

评论回复 赏
8楼
tyw| | 2011-6-12 22:06 | 只看该作者
本帖最后由 tyw 于 2011-6-12 22:13 编辑

CPCI规范中文版 53页 0.9M.pdf (983.05 KB)
CPCI架构MVB通信卡硬件设计与实现 59页 6.3M.pdf (6.21 MB)

使用特权

评论回复 赏
9楼
王者浩宇|  楼主 | 2011-6-13 12:43 | 只看该作者
8# tyw 这个规范我也有，不过还是要谢谢你哈。

使用特权

评论回复 赏
10楼
xueb.liu| | 2011-8-19 09:46 | 只看该作者
感谢了，很有用

使用特权

评论回复 赏
11楼
xueb.liu| | 2011-8-19 10:21 | 只看该作者
有没有其他的资料呀？或者给个建议该从什么地方开始学习

使用特权

评论回复 赏
12楼
caibing_83| | 2011-9-27 15:08 | 只看该作者
收到，资料很好很强大。谢谢

使用特权

评论回复 赏
13楼
xygyszb| | 2022-4-6 23:14 | 只看该作者
pci总线时钟线要求2500mil±10mil，总线＜1500mil。
背板总线没设计过，不知道具体的长度。有机会可以找个废板子研究研究。

使用特权

评论回复 赏
14楼
jsh560| | 2022-8-24 10:22 | 只看该作者
你好，你的FPGA+PCI9054，弄好了吗？

使用特权

评论回复 赏
15楼
天意无罪| | 2022-8-25 09:33 | 只看该作者
不是很熟悉，不过要看你时钟信号的频率，单端还是差分，允许的时延多少等等。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

王者浩宇

0

主题

39

帖子

0

粉丝