发新帖我要提问
返回列表
打印

我这条语句有问题么？？？verilog 急

[复制链接]
1304|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
sunmax|  楼主 | 2011-6-14 14:04 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, edge, POS, ST, se
always@(posedge clk )
begin
   if(!rest_n)
       begin
           clk_out<=1'b0;
        end
   if(en==1)     
       begin
           clk_out<= ~clk_out;
       end
   else
       begin
            clk_out<= clk_out;
       end
end

在modelsim 中无法显示 clk_out 信号啊!!!

使用特权

评论回复 赏

相关下载

相关帖子
沙发
lxc806705| | 2011-6-14 14:53 | 只看该作者
在testbench中先把clk_out初始化为0或者1，不然默认是X，你当然看不出来波形
initial
    begin
    clk_out=0;
xxxxxxx....
end

使用特权

评论回复 赏
板凳
lxc806705| | 2011-6-14 14:54 | 只看该作者
或者照你的写法先给一个复位信号

使用特权

评论回复 赏
地板
yuxhuitx| | 2011-7-12 15:38 | 只看该作者
起码在if(en==1)之前加个else，否则你的rest_n和en到底哪个有效？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

sunmax

2

主题

205

帖子

3

粉丝