打印

好**收藏了,,,

[复制链接]
7708|20
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
awey|  楼主 | 2008-3-10 10:05 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等,还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。

TTL:Transistor-Transistor Logic 三极管结构。
Vcc:5V;VOH>=2.4V;VOL<=0.5V;VIH>=2V;VIL<=0.8V。
因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处,又会白白增大系统功耗,还会影响速度。所以后来就把一部分“砍”掉了。也就是后面的LVTTL。
LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。

3.3V LVTTL:
Vcc:3.3V;VOH>=2.4V;VOL<=0.4V;VIH>=2V;VIL<=0.8V。

2.5V LVTTL:
Vcc:2.5V;VOH>=2.0V;VOL<=0.2V;VIH>=1.7V;VIL<=0.7V。
更低的LVTTL不常用就先不讲了。多用在处理器等高速芯片,使用时查看芯片手册就OK了。

TTL使用注意:TTL电平一般过冲都会比较严重,可能在始端串22欧或33欧电阻;               TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。TTL输出不能驱动CMOS输入。

CMOS:Complementary Metal Oxide Semiconductor  PMOS+NMOS。
Vcc:5V;VOH>=4.45V;VOL<=0.5V;VIH>=3.5V;VIL<=1.5V。
相对TTL有了更大的噪声容限,输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL,出现了LVCMOS,可以与3.3V的LVTTL直接相互驱动。

3.3V LVCMOS:
Vcc:3.3V;VOH>=3.2V;VOL<=0.1V;VIH>=2.0V;VIL<=0.7V。

2.5V LVCMOS:
Vcc:2.5V;VOH>=2V;VOL<=0.1V;VIH>=1.7V;VIL<=0.7V。

CMOS使用注意:CMOS结构内部寄生有可控硅结构,当输入或输入管脚高于VCC一定值(比如一些芯片是0.7V)时,电流足够大的话,可能引起闩锁效应,导致芯片的烧毁。

ECL:Emitter Coupled Logic 发射极耦合逻辑电路(差分结构)
Vcc=0V;Vee:-5.2V;VOH=-0.88V;VOL=-1.72V;VIH=-1.24V;VIL=-1.36V。
速度快,驱动能力强,噪声小,很容易达到几百M的应用。但是功耗大,需要负电源。为简化电源,出现了PECL(ECL结构,改用正电压供电)和LVPECL。
PECL:Pseudo/Positive ECL
Vcc=5V;VOH=4.12V;VOL=3.28V;VIH=3.78V;VIL=3.64V
LVPELC:Low Voltage PECL
Vcc=3.3V;VOH=2.42V;VOL=1.58V;VIH=2.06V;VIL=1.94V

ECL、PECL、LVPECL使用注意:不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。以上三种均为射随输出结构,必须有电阻拉到一个直流偏置电压。(如多用于时钟的LVPECL:直流匹配时用130欧上拉,同时用82欧下拉;交流匹配时用82欧上拉,同时用130欧下拉。但两种方式工作后直流电平都在1.95V左右。)

前面的电平标准摆幅都比较大,为降低电磁辐射,同时提高开关速度又推出LVDS电平标准。
LVDS:Low Voltage Differential Signaling 
差分对输入输出,内部有一个恒流源3.5-4mA,在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。
LVDS使用注意:可以达到600M以上,PCB要求较高,差分线要求严格等长,差最好不超过10mil(0.25mm)。100欧电阻离接收端距离不能超过500mil,最好控制在300mil以内。
下面的电平用的可能不是很多,篇幅关系,只简单做一下介绍。如果感兴趣的话可以联系我。

CML:是内部做好匹配的一种电路,不需再进行匹配。三极管结构,也是差分线,速度能达到3G以上。只能点对点传输。

GTL:类似CMOS的一种结构,输入为比较器结构,比较器一端接参考电平,另一端接输入信号。1.2V电源供电。
Vcc=1.2V;VOH>=1.1V;VOL<=0.4V;VIH>=0.85V;VIL<=0.75V
PGTL/GTL+:
Vcc=1.5V;VOH>=1.4V;VOL<=0.46V;VIH>=1.2V;VIL<=0.8V

HSTL是主要用于QDR存储器的一种电平标准:一般有V¬CCIO=1.8V和V¬¬CCIO= 1.5V。和上面的GTL相似,输入为输入为比较器结构,比较器一端接参考电平(VCCIO/2),另一端接输入信号。对参考电平要求比较高(1%精度)。
SSTL主要用于DDR存储器。和HSTL基本相同。V¬¬CCIO=2.5V,输入为输入为比较器结构,比较器一端接参考电平1.25V,另一端接输入信号。对参考电平要求比较高(1%精度)。
HSTL和SSTL大多用在300M以下。

RS232和RS485基本和大家比较熟了,只简单提一下:
RS232采用±12-15V供电,我们电脑后面的串口即为RS232标准。+12V表示0,-12V表示1。可以用MAX3232等专用芯片转换,也可以用两个三极管加一些外围电路进行反相和电压匹配。
RS485是一种差分结构,相对RS232有更高的抗干扰能力。传输距离可以达到上千米。 

相关帖子

来自 2楼
xwj| | 2008-3-10 10:12 | 只看该作者

混合逻辑电平的接口技术[转]

混合逻辑电平的接口技术 
**作者:魏 雄
**类型:设计应用 **加入时间:2004年5月18日1:36
**出处:电子技术应用 



    摘要:介绍了3.3V和5.0V逻辑电平、RS-232C逻辑电平、LVDS信号的电特性,讨论了它们相互间的接口技术。
    关键词:接口 逻辑电平 电源变换
在功耗低、体积小的便携式设备(蜂窝电话、PDA、笔记本电脑、数字相机等)的应用需求驱动下,越来越多的半导体器件采用低电压设计技术,很多半导体器件制造厂家纷纷推出3.3V和2.5V等一系列超低功耗集成电路。这样使很多低电压逻辑标准得以广泛应用。在新一代的银行终端、教育终端等产品的设计过程中,为了降低成本、保持与终端外设的兼容性,还需要在同一系统中采用许多不同逻辑标准的器件,因此在同一系统中不可避免地存在不同供电电压的模块。如何解决不同的逻辑电平信号间的接口问题,就成了硬件工程师面临的关键技术。本文结合TFT彩色液晶网络终端的设计,详细介绍了几种逻辑电平信号的接口特性,并讨论了它们之间的接口技术。
1 DC/DC电源变换
传统的线性稳压器,如LM117系列都要求输入电压比输出电压高3V以上,否则不能正常工作,同时传统的线性稳压器转换效率低,发热量大,所以LM117系列已经不能满足低功耗小体积的应用系统的电源设计要求。电池供电的便携式设备,对于电源转换效率和散热要求更高,所以必须寻求其他的解决方案。
TFT彩色液晶网络终端主板涉及大量的5.0V和3.3V逻辑信号,必须有5.0V和3.3V两个供电模块。为了与其它系列终端的外置电源兼容,这里采用国家半导体公司的LM2576从12V变换到5V,再采用MICREL公司的MIC5207(或Linear公司的LT1086)从5V变换到3.3V。
LM2576是基于开关电源技术的低电压输出单片集成电路,内置52kHz的振荡电路,仅仅需要4个外围器件,电源转换效率高达77%,输出电流最大可达3A,发热量小,电磁辐射小,可靠性高。
面对低电压电源的需求,许多电源芯片公司推出了低压差线性稳压器LDO(Low Dropout Regulator)。这种电源芯片的压差可以低至0.2V~1.3V,可以实现5V转3.3V/2.5V、3.3V转2.5V/1.8V等要求。生产LDO的公司很多,如ALPHA、 LT(Linear Technology)、NI(National semiconductor)、TI等。低压差线性稳压器MIC5207特别适合手持的电池供电设备,它有一个与COMS、TTL电平兼容的使能控制引脚,便于关断电源降低功耗,其外围电路也特别简单。
2 各种逻辑电平信号的电特性
在TFT彩色液晶网络终端系统中,中央处理器Intel PXA255的I/O端口是3.3V的CMOS结构;USB Host控制器SL811HS的I/O端口是3.3V的CMOS结构?熏兼容TTL电平;超级I/O控制器W83977ATF具有5.0V CMOS和5.0V TTL两种 I/O端口。它们的电平特性如表1所示。遵守同一逻辑电平标准的不同器件,端口的电特性可能略有不同,即使是同一器件,在不同环境下表现出的电特性也是不同的,所以在设计电路时,一定要具体情况具体分析。
表1中,VOH表示输出高电平的最小值;VOL表示输出低电平的最大值。表1VIH表示输入高电平的最小值;VIL表示输入低电平的最大值。表1列出了器件的常见电特性,有些集成电路略有差别。

表1 PXA255、SL811HS与W83977ATF I/O端口的电平特性
逻辑标准GNDVCCVOH(最小值)VOL(最大值)VIH(最小值)VIL(最大值)
3.3V COMS0.0V3.3VVcc-0.1V(3.2V)0.4V0.8Vcc(2.64V)0.2Vcc(0.66V)
3.3V TTL0.0V3.3V2.4V0.4V2.0V0.8V
5.0V CMOS0.0V5.0V3.5V0.4V0.7Vcc(3.5V)0.3Voc(1.5V)
5.0V TTL0.0V5.0V2.4V0.4V2.0V0.8V

银行终端需要外接的串口设备多达8个以上,所以解决RS-232C串口与3.3V和5.0V逻辑电平接口也是TFT彩色液晶网络终端系统的一项重要技术(实达电脑公司有些终端的串口是TTL电平)。
RS-232C标准是美国EIA(电子工业联合会)与BELL等公司一起开发的、于1969年公布的通信协议,全称是EIA-RS-232C。它适于数据传输速率在0~20000bps的通信。这个标准对串行通信接口的有关问题,如信号线功能、电特性都作了明确规定。由于通信设备厂商都生产与RS-232C制式兼容的通信设备,因此,它作为一种标准,目前已在微机通信接口中广泛采用。
RS-232C采用负逻辑,规定+3V~+15V任意电压表示逻辑0(或信号有效),-3V~-15V任意电压表示逻辑1(或信号无效)。
目前生产TFT液晶显示屏的厂家主要有LG.PHILIPS、SAMSUNG、SHARP、NEC等。这些显示屏,有的是TTL电平接口,有的是LVDS接口。使用TTL电平接口,其有效距离仅为50cm?鸦如果是3.3V电平,传输距离更短。在终端应用中,一般是显示屏与主机结合为一体,但是也有显示屏远离主机的情况,所以这里简要介绍一下LVDS信号。目前LVDS技术在传输距离上有其局限性,一般应用在20m以下。
LVDS(Low Voltage Differential Signaling)是一种小振幅差分信号技术,使用非常低的幅度信号(约350mV)通过一对差分PCB走线或平衡电缆传输数据。LVDS在两个标准中定义:IEEE P1596.3(1996年3月通过),主要面向SCI(Scalable Coherent Interface);ANSI/EIA/EIA-644(1995年11月通过),主要定义了LVDS的电特性,并建议了655Mbps的最大速率和1.823Gbps的无失真媒质上的理论极限速率。在两个标准中都指定了与物理媒质无关的特性,这意味着只要媒质在指定的噪声边缘和歪斜容忍范围内发送信号到接收器,接口都能正常工作。
图1为LVDS的原理简图,其驱动器由一个恒流源(通常为3.5mA)驱动一对差分信号线组成。在接收端有一个高的直流输入阻抗(几乎不会消耗电流),所以几乎全部的驱动电流将流经100Ω的终端电阻在接收器输入端产生约350mV的电压。当驱动状态反转时,流经电阻的电流方向改变,于是在接收端产生一个有效的“0”或“1”逻辑状态。
LVDS技术的恒流源模式低摆幅输出意味着LVDS具有很高的传输速度,能较好地抑制共模信号,并行的差分信号降低了周围的电磁干扰,CMOS工艺保证了较低的静态功耗。另外,由于是低摆幅差分信号技术,其驱动和接收不依赖于供电电压,因此,LVDS能比较容易应用于低电压系统中,如3.3V甚至2.5V,保持同样的信号电平和性能。LVDS也易于匹配终端。无论其传输介质是电缆还是PCB走线,都必须与终端匹配,以减少不希望的电磁辐射,提供最佳的信号质量。通常,一个尽可能靠近接收输入端的100Ω终端电阻跨在差分线上即可提供良好的匹配。
3 3.3V和5.0V电平信号的转换
在混合电压系统中,不同电源电压的逻辑器件互相接口时存在以下几个问题:
第一,加到输入和输出引脚上允许的最大电压限制问题。器件对加到输入或者输出脚上的电压通常是有限制的。这些引脚有二极管或者分离元件接到Vcc。如果接入的电压过高,则电流将会通过二极管或者分离元件流向电源。例如在3.3V器件的输入端加上5V的信号,则5V电源会向3.3V电源充电。持续的电流将会损坏二极管和其它电路元件。
第二,两个电源间电流的互串问题。在等待或者掉电方式时,3.3V电源降落到0V,大电流将流通到地,这使得总线上的高电压被下拉到地,这些情况将引起数据丢失和元件损坏。必须注意的是:不管在3.3V的工作状态还是在0V的等待状态都不允许电流流向Vcc。
第三,接口输入转换门限问题。5V器件和3.3V器件的接口有很多情况,同样TTL和CMOS间的电平转换也存在着不同情况。驱动器必须满足接收器的输入转换电平,并且要有足够的容限以保证不损坏电路元件。
基于上述情况,5V器件和3.3V器件是不能直接接口的。有些半导体器件制造厂家就推出了具有5V输入容限的3.3V器件,这种器件输入端具有ESD保护电路。实际上数字电路的所有输入端都有一个ESD保护电路,传统的CMOS电路通过接地二极管对负向高电压限幅,正向高电压则由二极管钳位。这种电路的缺点是最大的输入电压被限制在3.3V+0.5V(二极管压降)以内(否则电流将流向3.3V电源)。而大多数5V系统输出端的电压可达3.6V以上,因此采用了这种电路结构的3.3V器件是不能与5V器件输出端直接接口的。如果采用相当于快速齐纳二极管的MOS场效应管代替上述钳位二极管,实现对高电压限幅,并且去掉接到Vcc(3.3V)的二极管,那么最大输入电压不受Vcc(3.3V)的限制。典型情况下,这种电路的击穿电压在7V~10V之间。因此,这种改进后具有ESD保护电路的3.3V系统的输入端可以承受5V的输入电压。为了防止在3.3V器件的输出端可能存在电流倒灌问题,还需要在输出端加保护电路,当加到输出端电压高于Vcc(3.3V)时,保护电路的比较器会断开电流倒灌通路,这样在三态方式时就能与5V器件相连。
分析各种逻辑电平信号的电特性(见表1),会发现有以下五种接口情况:
第一,相同供电电压的TTL器件驱动CMOS器件时,TTL器件的输出高电平可能达不到CMOS器件的输入高电平的最小值。3.3V TTL器件的VOH是2.4V,3.3V CMOS器件的VIH是0.8VCC(3.3V×0.8=2.64V);5.0V TTL器件的VOH是2.4V,5.0V CMOS器件的VIH是0.7VCC(3.5V)。为了可靠地传输数据,可以将TTL器件的输出端上拉。有些CMOS工艺制造的器件兼容 TTL电平,这样就可以与相同供电电压的TTL器件直接接口,不需要上拉。
第二,相同供电电压的CMOS器件驱动TTL器件,电平匹配,数据能可靠地传输。
第三,不同供电电压的TTL器件驱动CMOS器件时,TTL器件的输出高电平也可能达不到CMOS器件的输入高电平的最小值。3.3V TTL器件的VOH是2.4V,5.0V CMOS器件的VIH是0.7VCC(3.5V),电平不匹配;5.0V TTL器件的VOH是2.4V,3.3V CMOS器件的VIH是0.8VCC(2.64V),可以将5.0V TTL器件的输出端上拉,达到电平匹配的目的。
第四,不同供电电压的CMOS器件驱动TTL器件时,在输入端具有5V容限的情况下,电平匹配,数据能可靠地传输。
第五,不同供电电压的TTL器件在输入端具有5V容限的情况下可以直接接口;不同供电电压的CMOS器件由于电平不匹配不能直接接口。
由以上分析可知,不同逻辑标准的电平信号一般是不能直接接口的。在只有少量信号需要电平转换的情况下,可以考虑上拉电阻或选择具有5V输入容限的器件,甚至可以考虑电阻分压降低输入电压的办法。对于大量信号需要电平转换的情况,为了可靠传输数据,可以采用双电压(一边是3.3V,另一边是5V)供电的双向驱动器来实现电平转换。如仙童半导体公司的74LVX4245、TI公司的SN74ALVC164245、SN74ALVC4245
等芯片,可以较好地解决3.3V与5V电平的转换问题。

4 3.3V、5.0V电平信号与RS-232电平信号的转换

在TFT彩色液晶网络终端系统中,Intel PXA255微处理器有3个与16550标准兼容的UART端口,3.3V CMOS逻辑结构。终端外围设备一般都遵守RS-232C标准的串口,因此必须进行EIA-RS-232C与Intel PXA255电平和逻辑关系的转换。实现这种变换的方法很多,可用分离元件,也可用集成电路。目前较为广泛地使用集成电路转换器件,如MC1488、SN75150等芯片可完成TTL电平到串口电平的转换。MC1489、SN75154可实现串口电平到TTL电平的转换。MAX232/MAX232A、MAX3221/MAX3223 等芯片可完成多路3V~5V电平与串口电平的双向转换。在TFT彩色液晶网络终端系统中,串口多达8路,从价格和电路的复杂性等方面考虑,选用Intelsil公司的HIN232。HIN232的供电电压是5.0V,它的接收模块的输出管脚、发送模块的输入管脚的逻辑电平与TTL/CMOS兼容。
5 3.3V电平信号与LVDS信号的转换
Intel PXA255微处理器的LCD控制模块提供16位显示数据,行、场同步信号,象素时钟,输出使能信号。在TFT显示模式下,红色5位,绿色6位,蓝色5位。这些信号都是3.3V CMOS电平。国家半导体公司推出的DS90C385发送器,专用于将LVTTL和LVCMOS信号转换为LVDS数据流。在选用转换芯片时,一定要注意转换速率是否满足系统需要。
在今后的数字逻辑系统的设计中,会经常遇到混合逻辑电平的接口问题。只要深入理解各种逻辑电平的电特性,同时注意一些具体问题,例如转换速率等,就能设计出正确的接口电路,保证数据可靠传输。 

使用特权

评论回复
来自 3楼
xwj| | 2008-3-10 10:19 | 只看该作者

几种常用逻辑电平电路的特点及应用【转】


几种常用逻辑电平电路的特点及应用


发布: 2007-7-26 00:55 | 作者: 华南农业大学 代芬 漆海霞 俞龙 | 来源: 单片机及嵌入式系统应用 | 查看: 4次 

引 言
  在通用的电子器件设备中,TTL和CMOS电路的应用非常广泛。但是面对现在系统日益复杂,传输的数据量越来越大,实时性要求越来越高,传输距离越来越长的发展趋势,掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。
1 几种常用高速逻辑电平
1.1LVDS电平
  LVDS(Low Voltage Differential Signal)即低电压差分信号,LVDS接口又称RS644总线接口,是20世纪90年代才出现的一种数据传输和接口技术。
  LVDS的典型工作原理如图1所示。最基本的LVDS器件就是LVDS驱动器和接收器。LVDS的驱动器由驱动差分线对的电流源组成,电流通常为3.5 mA。LVDS接收器具有很高的输入阻抗,因此驱动器输出的大部分电流都流过100 Ω的匹配电阻,并在接收器的输入端产生大约350 mV的电压。当驱动器翻转时,它改变流经电阻的电流方向,因此产生有效的逻辑“1”和逻辑“0”状态。

LVDS技术在两个标准中被定义:ANSI/TIA/EIA644 (1995年11月通过)和IEEE P1596.3 (1996年3月通过)。这两个标准中都着重定义了LVDS的电特性,包括:
① 低摆幅(约为350 mV)。低电流驱动模式意味着可实现高速传输。ANSI/TIA/EIA644建议了655 Mb/s的最大速率和1.923 Gb/s的无失真通道上的理论极限速率。
② 低压摆幅。恒流源电流驱动,把输出电流限制到约为3.5 mA左右,使跳变期间的尖峰干扰最小,因而产生的功耗非常小。这允许集成电路密度的进一步提高,即提高了PCB板的效能,减少了成本。
③ 具有相对较慢的边缘速率(dV/dt约为0.300 V/0.3 ns,即为1 V/ns),同时采用差分传输形式,使其信号噪声和EMI都大为减少,同时也具有较强的抗干扰能力。
  所以,LVDS具有高速、超低功耗、低噪声和低成本的优良特性。
  LVDS的应用模式可以有四种形式:
① 单向点对点(point

使用特权

评论回复
地板
michael_li| | 2008-3-10 11:52 | 只看该作者

好文要顶 代会看看

使用特权

评论回复
5
fishingcat| | 2008-3-10 14:04 | 只看该作者

好贴, 收藏先.

使用特权

评论回复
6
sz_kd| | 2008-3-10 14:21 | 只看该作者

收藏

使用特权

评论回复
7
rj17| | 2008-3-10 14:52 | 只看该作者

收藏。。。

使用特权

评论回复
8
michael_li| | 2008-3-10 15:31 | 只看该作者

发现个小问题

TTL:因为2.4V与5V之间还有很大空闲,对改善噪声容限并没什么好处
CMOS:Vcc:5V;VOH>=4.45V;VOL<=0.5V;VIH>=3.5V;VIL<=1.5V。
相对TTL有了更大的噪声容限


有问题吧?你这个说法
TTL比CMOS margin更大吧

使用特权

评论回复
9
huiyazhao| | 2008-3-12 10:13 | 只看该作者

逻辑电平

正需要谢谢搂住,,,,,,,,

使用特权

评论回复
10
huiyazhao| | 2008-3-12 10:18 | 只看该作者

好**收藏了,,,

谢谢,,,,,,,,,,,,,,

使用特权

评论回复
11
yqblog| | 2008-3-12 10:31 | 只看该作者

收藏

使用特权

评论回复
12
ystxl| | 2008-3-12 16:55 | 只看该作者

收藏 以备查询

使用特权

评论回复
13
szsfy| | 2008-3-12 22:32 | 只看该作者

好铁,留下爪印

使用特权

评论回复
14
lucsunny| | 2008-3-13 00:46 | 只看该作者

这就是那些接口吧

比较全面呵

使用特权

评论回复
15
yanxuyuan| | 2008-3-13 13:52 | 只看该作者

收藏

使用特权

评论回复
16
mmclyy| | 2008-3-13 22:01 | 只看该作者

学会做记号

以后方便查询

使用特权

评论回复
17
chenzx5169| | 2008-3-14 11:42 | 只看该作者

学习

学习,学习,好东西

使用特权

评论回复
18
不爱说话| | 2008-3-14 16:21 | 只看该作者

SATA硬盘接口传输的信号是哪种类型的?

使用特权

评论回复
19
xwj| | 2008-3-14 16:56 | 只看该作者

SATA传输的是250mV的的LVD信号,有两对LVD传输线,最大距离1米

虽然SATA也同时使用了两对数据线,然而在其中一路传输数据的时候,另一路传送的是控制信号,因此实质上SATA是一个半双工的结构

目前能够见到的有SATA-I和SATA-II两种标准,对应的传输速度分别是150MB/s和300MB/s

SATA采用的是点对点的网络连接方式,即一个SATA端口只能接一个硬盘,因此硬盘不需要设置跳线

    SATA要扩展端口的话有种相当于一个简单的Hub集线器的设备,叫Port Multiplier
  SATA的Port Multiplier允许单个SATA端口连接最多15个SATA设备,然而Port Multiplier的上行和下行速率都是单个SATA端口的速率,当然当前3Gbps的速率联接4、5个SATA硬盘是没有问题的。Port Multiplier不允许级联,只允许一个主机。

现在有种兼容SATA却比SATA参数更高、应用更灵活的总线:SAS,
感兴趣的话可以自己去搜索

使用特权

评论回复
20
liudewei| | 2008-3-17 19:20 | 只看该作者

收了

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

208

主题

8718

帖子

9

粉丝