发新帖我要提问
返回列表
打印

SDRAM和DAC复用FPGA引脚的可行性

[复制链接]
2230|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
LoHasMan|  楼主 | 2011-6-16 14:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
引脚, DAC, FPGA, SDRAM, ads2807
本帖最后由 LoHasMan 于 2011-6-16 14:58 编辑

      正在画一块FPGA系统板，EP3C10+ADS2807+DAC2902+16M SDRAM，可能还会加FLASH，EP3C10满打满算可用引脚94个，SDRAM需引脚38个，ADS2807需引脚28个，DAC2902需引脚30个，这个情况下只能复用引脚。打算将SDRAM和DAC2902数据引脚复用，SDRAM频率133M，DAC2902最高125M，数据口分别是16位和12位，用锁存端和读写端控制数据读写，以前没有接触过这种高频板，不知道这样是不是可行？复用时应该考虑哪些因素？求高手指点。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
mr.king| | 2011-6-17 20:25 | 只看该作者
板没做何不换个大芯片

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

LoHasMan

1

主题

6

帖子

1

粉丝