21ic电子技术开发论坛 › 综合技术交流 › 电子技术交流论坛 › FPGA配置完成后引脚状态问题
返回列表 发新帖我要提问

FPGA配置完成后引脚状态问题

[复制链接]
2776|5
 楼主| vongy 发表于 2007-10-17 09:21 | 显示全部楼层 |阅读模式
FPGA, 引脚, Output, TPU, XILINX
我在使用xilinx XC3S100E时将FPGA的OUTPUT引脚设为PULLUP，但是配置成功后这些引脚确都是低电平，有人知道是什么原因吗？
回复

收藏 举报

相关帖子
computer00 发表于 2007-10-17 10:09 | 显示全部楼层

输出脚接个上拉电阻干啥？直接输出1就行了。

  
回复

收藏 举报

 楼主| vongy 发表于 2007-10-17 12:09 | 显示全部楼层

是FPGA的内部，引脚共有三个状态，需要在合成时指定

  
回复

收藏 举报

computer00 发表于 2007-10-17 12:22 | 显示全部楼层

直接输出1不行吗?

  
回复

收藏 举报

 楼主| vongy 发表于 2007-10-17 17:29 | 显示全部楼层

这些引脚是挂在总线上的，如果直接输出就会影响其它器件

  
回复

收藏 举报

computer00 发表于 2007-10-17 19:05 | 显示全部楼层

那就要设置为高阻态,打开上拉也可以。

  
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

vongy

8

主题

58

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部