DC综合问题

发表于 2011-6-21 17:55

rtl代码是这样的
reg [4:0] q,d;
always @（posedge clk)
q<=d;
用上华的库综合成了DFPSYNCHQ1 I2_Section2_reg_4_ ( .CK(Clk40M), .D(1'b0), .S(I30_I2_N564), .Q(I30_I2_Section2_4_) );晕了，怎么综合成这样，怎么还有S端，D端居然接了地，不希望这样啊。该怎么处理呢？

怎么指导DC不要S端，把d接到D上去？

发表于 2011-6-21 17:58

用compile -map_effort high -exact_map也不顶。。

发表于 2011-9-4 21:20

寄存器d有driver吗？从代码上好象没看到。

发表于 2011-9-13 08:33

d没有驱动啊，或者说另一个进程中你写的代码有逻辑错误，被优化掉了，就成为常量0

DC综合问题

相关帖子

浏览过的版块