打印

DC综合问题

[复制链接]
2775|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
supercpu|  楼主 | 2011-6-21 17:55 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
rtl代码是这样的
reg [4:0] q,d;
always @(posedge clk)
  q<=d;
用上华的库综合成了DFPSYNCHQ1  I2_Section2_reg_4_  ( .CK(Clk40M), .D(1'b0), .S(I30_I2_N564),  .Q(I30_I2_Section2_4_) );晕了,怎么综合成这样,怎么还有S端,D端居然接了地,不希望这样 啊。  该怎么处理呢?

怎么指导DC不要S端,把d接到D上去?

相关帖子

沙发
supercpu|  楼主 | 2011-6-21 17:58 | 只看该作者
用compile -map_effort high -exact_map也不顶。。

使用特权

评论回复
板凳
sjyw| | 2011-9-4 21:20 | 只看该作者
寄存器d有driver吗?从代码上好象没看到。

使用特权

评论回复
地板
赵崇伟| | 2011-9-13 08:33 | 只看该作者
d没有驱动啊,或者说另一个进程中你写的代码有逻辑错误,被优化掉了,就成为常量0

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

13

主题

17

帖子

0

粉丝