发新帖我要提问
返回列表
打印

怪事一件 大家来瞧瞧

[复制链接]
2259|11
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
XLDZZ|  楼主 | 2011-6-22 22:16 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
信号, Local, 输出信号, 时钟, 方波
本帖最后由 XLDZZ 于 2011-6-22 22:19 编辑

信号流程是这样的  输入信号为低速信号 大概有1k左右

   输出信号是输入信号放在一个always块里，同步于高速时钟

   也就是高速时钟每个上升沿采样输入信号的状态 如果是高则输出高否则为低

   数字电路理论上只有0和1  怎么会出现中间态1/2vcc的怪事

   图为输出信号的波形 怪事一件[local]1[/local][local]1[/local]


   红色部分出现了一个方波突然衰减为1/2vcc  黄色部分的部分脉冲也有

  电压下降的情况 但是不严重 但是顶部有很多毛刺

IMAGE_042.jpg (638.31 KB )

IMAGE_042.jpg

使用特权

评论回复 赏

相关下载

相关帖子
沙发
lxc806705| | 2011-6-23 08:39 | 只看该作者
1/2VCC也许就是X状态，而且看整个波形显然写的不符合你的预期，你想法是用高速时钟
来同步采样1K的信号，根据你的描述出来的波形肯定跟1k的基本符合，而你现在的波形显然不对，所以我觉得你写法出现了问题

使用特权

评论回复 赏
板凳
XLDZZ|  楼主 | 2011-6-23 09:40 | 只看该作者
always @(posedge sysclk)
  begin
   if(scl)
    scl<=1'b1;
   else
   scl<=0;
  end

这个写法有问题吗？

使用特权

评论回复 赏
地板
lxc806705| | 2011-6-23 10:34 | 只看该作者
高速时钟是多少？50M？难道是外围电路的问题？
语句好像是没有问题的

使用特权

评论回复 赏
5楼
XLDZZ|  楼主 | 2011-6-23 10:41 | 只看该作者
不知道是否是cpld的问题 今天上我的fpga看看

有可能是外部干扰 但是怎么会有这么宽的干扰呢

使用特权

评论回复 赏
6楼
zjp8683463| | 2011-6-24 17:43 | 只看该作者
出现反射了吧.

使用特权

评论回复 赏
7楼
zhang_2000| | 2011-6-24 22:15 | 只看该作者
两个输出信号接到一起了，一个高一个低

使用特权

评论回复 赏
8楼
XLDZZ|  楼主 | 2011-6-25 10:30 | 只看该作者
6# zjp8683463


我直接连接到示波器 难道要在示波器上做低阻化处理？？

我这么做的目的是看看输入端得信号 经过高速采样过后

输出信号是否变样 因为用case语句解码spi总线发过来的

数据 0x81是有效的 发送0x82就无效 郁闷死了

以前采用mcu直接相连直驱是对的 加了一级光耦隔离就不对了

怪事一件

使用特权

评论回复 赏
9楼
XLDZZ|  楼主 | 2011-6-26 09:57 | 只看该作者
是外面挂了一片ram

真是个马大哈

使用特权

评论回复 赏
10楼
XLDZZ|  楼主 | 2011-6-28 09:15 | 只看该作者
我把其他的io置成三态输入了

所以oe的状态是x

所以就这样了

使用特权

评论回复 赏
11楼
yxs888| | 2011-7-1 20:37 | 只看该作者
那个电平其实就是有一段时间有两个信号同时驱动一个信号的状态。信号打架了。呵呵

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

XLDZZ

64

主题

182

帖子

0

粉丝