发新帖我要提问
返回列表
打印

vhdl里面如何reset一个数组?

[复制链接]
2802|16
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
AutoESL|  楼主 | 2011-6-23 17:31 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL, Reset, Signals, ST, Width
这样的一个数组:
type SRL_ARRAY is array (0 to DEPTH-1) of std_logic_vector(DATA_WIDTH-1 downto 0);
signal SRL_SIG : SRL_ARRAY;

这样达到移位的目的：
SRL_SIG <= data & SRL_SIG(0 to DEPTH-2);

问题是reset的时候要想reset成0， 除了用for循环来做之外，还有什么方式吗？
比如：(others => ‘0’)类似的方式，不用循环来做？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
jennyzheng| | 2011-6-29 14:29 | 只看该作者
帮顶~

使用特权

评论回复 赏
板凳
明空| | 2011-6-29 15:15 | 只看该作者
用for吧

使用特权

评论回复 赏
地板
AutoESL|  楼主 | 2011-7-13 16:25 | 只看该作者
今天看到一个这样的reset/initialization
mem_array := (others=>(others=>'0')  );

使用特权

评论回复 赏
5楼
SuperX-man| | 2011-7-13 16:31 | 只看该作者
再定义个全是0的数组,然后"与" 一下就搞定了

使用特权

评论回复 赏
6楼
AutoESL|  楼主 | 2011-7-13 17:22 | 只看该作者
嗯，这也是个好方法

使用特权

评论回复 赏
7楼
GoldSunMonkey| | 2011-7-13 17:31 | 只看该作者
千万不能用for,还有你可以直接写等于0,有什么困难么？？设个条件即可

使用特权

评论回复 赏
8楼
lopopo| | 2011-7-13 17:40 | 只看该作者
过来学习的

使用特权

评论回复 赏
9楼
lopopo| | 2011-7-13 17:40 | 只看该作者
:lol

使用特权

评论回复 赏
10楼
GoldSunMonkey| | 2011-7-14 15:03 | 只看该作者
:o讨厌混贴的人

使用特权

评论回复 赏
11楼
AutoESL|  楼主 | 2011-7-14 20:44 | 只看该作者
7# GoldSunMonkey
其实我就是想直接写0，当时不知道怎么写可以把一个数组赋0。不熟悉vhdl语法

使用特权

评论回复 赏
12楼
GoldSunMonkey| | 2011-7-14 21:42 | 只看该作者
mem_array := (others=>(others=>'0')  );

感觉可以：）

使用特权

评论回复 赏
13楼
AutoESL|  楼主 | 2011-7-15 15:27 | 只看该作者
mem_array := (others=>(others=>'0')  );

感觉可以：）
GoldSunMonkey 发表于 2011-7-14 21:42


这个是一定可以的,验证过的.

使用特权

评论回复 赏
14楼
GoldSunMonkey| | 2011-7-15 21:36 | 只看该作者
;P我的底气来了。。

使用特权

评论回复 赏
15楼
figi| | 2011-7-16 13:11 | 只看该作者
啥叫混贴的人

使用特权

评论回复 赏
16楼
AutoESL|  楼主 | 2011-7-17 12:40 | 只看该作者
同问

使用特权

评论回复 赏
17楼
GoldSunMonkey| | 2011-7-17 13:10 | 只看该作者
15# figi 某个人大量连续每篇**两次回帖，却都是学习了等之类的回帖。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

AutoESL
个人签名：天使宝贝 博客IT人生 From C/C++/SystemC to Xilinx FPGA

0

主题

2517

帖子

3

粉丝