发新帖我要提问
返回列表
打印

RTL中右移-1的语意是什么?

[复制链接]
2200|18
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
AutoESL|  楼主 | 2011-6-27 18:00 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
RTL, HDL, verilog, VHDL, 电路
Verilog或者VHDL编码中, 对一个变量右移-1的语意是什么?

ISE会综合成什么样的电路呢?

有人知道吗?

使用特权

评论回复 赏

相关帖子
沙发
AutoESL|  楼主 | 2011-6-27 20:50 | 只看该作者
是左移1的意思吗？
ISE会如何理解这个操作呢？

使用特权

评论回复 赏
板凳
ssdw| | 2011-6-27 22:11 | 只看该作者
我不太清楚呀

使用特权

评论回复 赏
地板
ssdw| | 2011-6-27 22:11 | 只看该作者
帮楼主顶起来

使用特权

评论回复 赏
5楼
GoldSunMonkey| | 2011-6-28 16:45 | 只看该作者
移位就是寄存器啊～

使用特权

评论回复 赏
6楼
AutoESL|  楼主 | 2011-6-28 17:50 | 只看该作者
5# GoldSunMonkey

那右移 -1 表示什么呢？

使用特权

评论回复 赏
7楼
jennyzheng| | 2011-6-29 10:21 | 只看该作者
帮顶

使用特权

评论回复 赏
8楼
GoldSunMonkey| | 2011-6-29 11:54 | 只看该作者
6# AutoESL
我理解是一样的，和数字电路的那种是一样的：）

使用特权

评论回复 赏
9楼
AutoESL|  楼主 | 2011-6-29 12:31 | 只看该作者
8# GoldSunMonkey
数字电路那种是哪种?

使用特权

评论回复 赏
10楼
GoldSunMonkey| | 2011-6-29 13:05 | 只看该作者
9# AutoESL
我这怎么跟你说呢？一会我找找看看有没有图，给你贴一下：）

使用特权

评论回复 赏
11楼
anqier1| | 2011-6-29 13:07 | 只看该作者
我来学习的

使用特权

评论回复 赏
12楼
GoldSunMonkey| | 2011-6-29 13:34 | 只看该作者
看看：）不知道我理解你的问题对不对：）

VELO.jpg (22.03 KB )

VELO.jpg

使用特权

评论回复 赏
13楼
xwj| | 2011-6-29 13:42 | 只看该作者
这个。。。
还真没试过，建议LZ亲自试试:lol

使用特权

评论回复 赏
14楼
AutoESL|  楼主 | 2011-6-29 15:11 | 只看该作者
12# GoldSunMonkey
对不起,看来我没有说明白.
举个例子:
input[7:0]  a;
output[7:0] b;
always @ (posedge clk)
begin
    b <= a >> -1;   // 如果输入a为1, 那么输出b将是多少呢?
end

使用特权

评论回复 赏
15楼
AutoESL|  楼主 | 2011-6-29 17:14 | 只看该作者
13# xwj

试了.
代码模板基本上和14楼的差不多.
ISE综合结果是全都优化掉了.
Modelsim仿真结果一直为0.

位宽分别试了8, 64, 128, 结果都一样.

使用特权

评论回复 赏
16楼
AutoESL|  楼主 | 2011-6-29 17:30 | 只看该作者

使用特权

评论回复 赏
17楼
GoldSunMonkey| | 2011-6-30 20:36 | 只看该作者
我对Verilog 不熟，你找下这个函数，看看是不是这个参数不能为负数啊

使用特权

评论回复 赏
18楼
ertu| | 2011-7-1 13:24 | 只看该作者
我也不太熟呀

使用特权

评论回复 赏
19楼
dan_xb| | 2011-7-7 16:45 | 只看该作者
那个移位的值应该是常量，对于常量来讲，就是综合成D触发器串。
如果你这里是变量，看你用了什么其它的信号，可能综合成D触发器串+数据选择器

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

AutoESL
个人签名：天使宝贝 博客IT人生 From C/C++/SystemC to Xilinx FPGA

0

主题

2517

帖子

3

粉丝