大家遇到过这样的问题吗?(zz)

发表于 2011-7-1 12:33

当一个设计下到FPGA中去后发现功能不正确，代码好像也没有问题，于是插入chipscope看看，结果插了之后发现功能居然正确了（或至少有时正确），于是乎很不甘心，但是若将chipscope去掉怎么综合、P&R功能就是不对。大家遇到过吗？是由于约束做的不到位或ISE盲设置时P&R做的不够好造成的吗？

来自水木, 看到这个的时候想起自己以前也遇到过类似的情况.
很奇怪.

发表于 2011-7-1 13:21

功能没错，肯定是线延时造成的
可后仿检查

发表于 2011-7-1 16:31

期待答案～～

发表于 2011-7-1 17:41

遇到过，有时很不稳定，一般是时序不满足要求，或者代码不完全是同步设计

发表于 2011-7-1 18:45

4# 钻研的鱼
按说加入chipscope之后资源占用的更多，更不容易满足时序吧？

发表于 2011-7-2 10:07

过来学习的

发表于 2011-7-2 10:07

发表于 2011-7-2 11:42

是的，一般常理，不稳定的设计，再加上chipscope，应该更不稳定，但又没有可能负负得正？:D
最根本的问题，还是查找自己的设计。

发表于 2011-7-3 00:25

是的，一般常理，不稳定的设计，再加上chipscope，应该更不稳定，但又没有可能负负得正？:D
最根本的问题，还是查找自己的设计。
钻研的鱼发表于 2011-7-2 11:42

有可能的，有时候加上就好了

发表于 2011-7-3 11:04

我还真没遇到这样的问题

发表于 2011-7-3 11:25

5# AutoESL 根本问题在于设计的问题，但是呢，还是有时候适当的改改东西也是可以解决的

发表于 2011-7-3 12:28

也许一切都是机缘巧合

发表于 2011-7-3 12:54

:lol

发表于 2011-7-4 14:31

设计有问题是嘛？

发表于 2011-7-4 14:31

发表于 2011-7-4 16:10

遇到这种情况,一定是设计上存在隐患.
需要仔细排查的

发表于 2011-7-6 21:04

超人说的对

发表于 2011-7-6 21:04

确实需要排查

发表于 2011-7-7 12:19

你的约束不对，肯定还有没有约束到的地方

发表于 2011-7-7 21:52

没有约束？

[matlab] 大家遇到过这样的问题吗?(zz)

相关帖子

浏览过的版块

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

突出贡献奖章

欢快之小溪

常驻人口

技术高手奖章

精华达人奖章

湍急之河流

缘定三生

技术奇才奖章

社区建设奖章

以坛为家