打印
[读写时序]

求教dsp6713外接sdram问题

[复制链接]
2279|6
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
hit5618|  楼主 | 2018-1-30 17:56 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
请教各位大牛。
目前调试6713外挂mt48lc16m16a2b4-6A-IT时遇到一个问题。6713单次读写sdram没有错误,edma读写会偶尔发生数据读错的问题,错误的数据均为上一个数据的重复。比如读累加数,正确的应为0,1,0,2,0,3,0,4,结果读出来的为0,1,0,2,3,2,3,0,4。下一个周期的读地址+数据为继续的连续数据,并没有丢数。6713与sdram之间串接了33欧电阻。当把eclk时钟短跨,现象消失。现在解释不清楚原因,还望各位指教。错误波形如下。

IMG_20180120_165326.jpg (181.31 KB )

IMG_20180120_165326.jpg

相关帖子

沙发
hit5618|  楼主 | 2018-1-30 17:58 | 只看该作者
可以看出,错误的时候有个小于周期的波形,所有数据线均有,所以导致数据全部错位,在下个刷新的时刻会抛掉一个数,再次读出正确的数据。降频也会读取正确,然而项目不允许降频使用,囧。

使用特权

评论回复
板凳
hit5618|  楼主 | 2018-1-30 18:00 | 只看该作者
将eclk上的串接电阻改为10,51,100,低温试验均无法通过,目前测试只有短接好使

使用特权

评论回复
地板
zhangmangui| | 2018-1-30 22:48 | 只看该作者
DDR设计的问题吧     Layout

使用特权

评论回复
5
hit5618|  楼主 | 2018-1-31 14:35 | 只看该作者
zhangmangui 发表于 2018-1-30 22:48
DDR设计的问题吧     Layout

那能问一下为什么会产生这样的小于一个时钟周期的波形吗?错误类型都十分一致

使用特权

评论回复
6
jiamingfu106| | 2018-2-24 07:27 | 只看该作者
eclk信号单调性不好。和拓扑及layout都有关系,主要是拓扑

使用特权

评论回复
7
6688hyc| | 2018-3-8 13:35 | 只看该作者
逻分析

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

4

帖子

0

粉丝