发新帖我要提问
返回列表
打印

请教关于DDR布线的问题

[复制链接]
2852|9
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
红尘有约|  楼主 | 2011-7-6 18:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
DDR, 布线, 控制, DM, AC
参考设计中说数据线和DM DQS 放一层
控制线放一层    地址线放一层。而且串接排阻都放在中间，如何能实现不换层那？
关键是串接33欧排阻，必定得打几次过孔。

目前完成控制线底层排阻也是底层，地址线顶层排阻也是顶层，数据线这块不知道怎么布线了

如图所示，绿色是已经布的地址线，黄色是已经布的控制线，飞线是数据线和DQS DMS线，保证这些线在同一层。

另外也请教各位这个布线存在的问题，谢谢。

附件是截图 tu.rar (30.25 KB)

tu.JPG (193.39 KB )

tu.JPG

使用特权

评论回复 赏

相关下载

相关帖子
沙发
cobraking| | 2011-7-7 13:40 | 只看该作者
不换层显然不可能的，内存条上不也都换层的吗。
数据线要求比地址和控制线更高些，所以最好ddr片子转180度，让数据线短一些。并且数据线优先布在顶层减少过孔。数据线和DM DQS还要注意等长。

使用特权

评论回复 赏
板凳
Forward001| | 2011-7-7 19:28 | 只看该作者
sdram and RPX靠近驱动器放置。

其它参考2L.

使用特权

评论回复 赏
地板
acute1110| | 2011-7-8 10:39 | 只看该作者
本帖最后由 acute1110 于 2011-7-8 10:43 编辑

1，走任何层都可以，主要是将地的参考平面设置好，保证回流路径最短和完整，不能跨接有其它的信号和电源平面。
2，等长的要求要看你的CLK是多少。另外你ram datasheet上的Th 和 Tsu的时间是多好，这样可以计算出你的等长的合适数值出来。并不是数据线比地址线的要求更高些。

使用特权

评论回复 赏
5楼
pa2792| | 2011-7-8 13:28 | 只看该作者
飞思卡尔下载《 DDR2硬件和布线指南》里边有详细的介绍。
DDR2硬件和布线指南.pdf (782.95 KB)

使用特权

评论回复 赏
6楼
taizilwq| | 2011-7-12 00:00 | 只看该作者
你这好像是allegro画的吧，lz

使用特权

评论回复 赏
7楼
aif小叶| | 2011-12-27 14:47 | 只看该作者
学习学习

使用特权

评论回复 赏
8楼
yuhang88| | 2012-1-26 16:17 | 只看该作者
4# acute1110
同意

使用特权

评论回复 赏
9楼
DAVIDYE| | 2012-5-10 19:02 | 只看该作者
多谢pa2792的分享！

使用特权

评论回复 赏
10楼
631801386| | 2012-5-12 15:50 | 只看该作者
:)

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

红尘有约
个人签名：欢迎关于DSP、ARM等硬件软件的技术交流，欢迎一切形式的技术交流和项目合作。QQ:754944643   Email:ahong007@yeah.net

28

主题

67

帖子

0

粉丝