请教如何用SDRAM或SRAM和FPGA实现大容量异步FIFO

发表于 2011-7-7 20:19

注意是要实现异步FIFO！
请知道的讲解一下大概实现原理

发表于 2011-7-7 21:44

我也想知道！

发表于 2011-7-7 22:12

个人以为ＦＰＧＡ内部还是用高速同步做，对外接口采用异步工作方式．

发表于 2011-7-7 22:35

做个控制器+FIFO+SDRAM

发表于 2011-7-8 08:00

问题的关键是用一片SDRAM，也就是意味这只有一套地址/数据总线，如何面对有可能的同时进行读写操作，而真正的异步FIFO内部就有2套地址/数据总线，所以读写能同时进行？

4楼说的不错关键就是那个控制器怎么设计，我还没什么思路！

发表于 2011-7-19 21:13

用altera的sdram接口，自己写个控制状态机就可以了，这个比较简单。另外也可以模仿lattce的sdram ip核，直接按照sdram的时序写状态机和控制模块还有数据通道。

发表于 2012-12-21 16:05

A/D后的数据要经fpga存在sdram中，想在fpga中做fifo，fifo的深度怎样确定啊、？

GoldSunMonkey · 发表于 2012-12-21 20:09

nienie123 发表于 2012-12-21 16:05
A/D后的数据要经fpga存在sdram中，想在fpga中做fifo，fifo的深度怎样确定啊、？ ...

我用4K字，刚好一个BRAM，采集200MB/s，写入SDRAM时钟125MHz，SDRAM有效数据写入230MB/s,比采集快，FIFO不会溢出

发表于 2012-12-21 23:35

感谢MR。king