发新帖我要提问
返回列表
打印

请教如何用SDRAM或SRAM和FPGA实现大容量异步FIFO

[复制链接]
3106|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
tom_2_2|  楼主 | 2011-7-7 20:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
SDRAM, SRAM, 异步FIFO, FPGA实现
注意是要实现异步FIFO！
请知道的讲解一下大概实现原理

使用特权

评论回复 赏

相关下载

相关帖子
沙发
happysheep224| | 2011-7-7 21:44 | 只看该作者
我也想知道！

使用特权

评论回复 赏
板凳
sxhhhjicbb| | 2011-7-7 22:12 | 只看该作者
个人以为ＦＰＧＡ内部还是用高速同步做，对外接口采用异步工作方式．

使用特权

评论回复 赏
地板
mr.king| | 2011-7-7 22:35 | 只看该作者
做个控制器+FIFO+SDRAM

使用特权

评论回复 赏
5楼
tom_2_2|  楼主 | 2011-7-8 08:00 | 只看该作者
问题的关键是用一片SDRAM，也就是意味这只有一套地址/数据总线，如何面对有可能的同时进行读写操作，而真正的异步FIFO内部 就有2套地址/数据总线，所以读写能同时进行？

  4楼说的不错关键就是那个控制器怎么设计，我还没什么思路！

使用特权

评论回复 赏
6楼
wgej1987| | 2011-7-19 21:13 | 只看该作者
用altera的sdram接口，自己写个控制状态机就可以了，这个比较简单。另外也可以模仿lattce的sdram ip核，直接按照sdram的时序写状态机和控制模块还有数据通道。

使用特权

评论回复 赏
7楼
nienie123| | 2012-12-21 16:05 | 只看该作者
A/D后的数据要经fpga存在sdram中，想在fpga中做fifo，fifo的深度怎样确定啊、？

使用特权

评论回复 赏
8楼
mr.king| | 2012-12-21 20:09 | 只看该作者
nienie123 发表于 2012-12-21 16:05
A/D后的数据要经fpga存在sdram中，想在fpga中做fifo，fifo的深度怎样确定啊、？ ...


我用4K字，刚好一个BRAM，采集200MB/s，写入SDRAM时钟125MHz，SDRAM有效数据写入230MB/s,比采集快，FIFO不会溢出

使用特权

评论回复 赏
评分
参与人数 1威望 +4 收起 理由
GoldSunMonkey + 4 很给力!
9楼
GoldSunMonkey| | 2012-12-21 23:35 | 只看该作者
感谢MR。king

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

tom_2_2

40

主题

319

帖子

1

粉丝