21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › ISE问题求助
返回列表 发新帖我要提问

[FPGA] ISE问题求助

[复制链接]
1236|1
 楼主| HAORUIMIN 发表于 2018-2-2 17:30 | 显示全部楼层 |阅读模式
se, sd, vi, ST, driving
This design contains a global buffer instance,
   <pll_inst/clkout3_buf>, driving the net, <po_sdram_clk_OBUF>, that is driving
   the following (first 30) non-clock load pins off chip.
图中的错误怎么解决啊

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
daba0uo 发表于 2018-3-5 10:52 | 显示全部楼层
FPGA BUFG的输出连到了非时钟管脚了，可以考虑加一个ODDR2模块或者在约束文件中加入PIN "pll_inst/clkout3_buf.O" CLOCK_DEDICATED_ROUTE = FALSE;
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

HAORUIMIN

7

主题

8

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部