上下拉电阻的作用啊？困惑中

只看该作者 · 2011-7-12 18:20

实在不明白啊。

1万 · 2011-7-12 18:21

本帖最后由 GoldSunMonkey 于 2011-7-12 18:24 编辑

讲讲XILINX的吧：）

Xilinx内部提供的上下拉一般是弱的，也就是电阻都比较大，这样电流比较小，充电比较慢，导致上下拉的
速度比较缓慢。这样做的好处，一是提供了上下拉供开漏电路使用，另一方面因为比较弱，可以由FPGA外
面的电路来提供强下拉将其override掉。如果内部比较强，则不方便将其减弱。

今天做的实验就是发现一个开漏设计的上拉特别慢，慢得功能都出错了。所以查看了数据手册，发现FPGA
内部都是弱拉的，所以在外部加了一个小电阻，再查看结果就很理想了。

只看该作者 · 2011-7-12 18:42

还是还是不明白。

1万 · 2011-7-12 18:43

所谓上，就是指高电平；所谓下，是指低电平。上拉，就是通过一个电阻将信号接电源，一般用于时钟信
号数据信号等。下拉，就是通过一个电阻将信号接地，一般用于保护信号。
这是根据电路需要设计的，主要目的是为了防止干扰，增加电路的稳定性。

假如没有上拉，时钟和数据信号容易出错，毕竟，CPU的功率有限，带很多BUS线的时候，提供高电平
信号有些吃力。而一旦这些信号被负载或者干扰拉下到某个电压下，CPU无**确地接收信息和发出指令，只能不断地复位重启。
假如没有下拉，保护电路极易受到外界干扰，使CPU误以为被保护对象出问题而采取保护动作，导致误保护。

上拉下拉，要根据电路要求来设置。

只看该作者 · 2011-7-12 18:58

版主着实V5 学习啦~

只看该作者 · 2011-7-13 09:46

FPGA内部上拉设计得比较大，这样既可以给外部电路提供一个确定的电平，又可以让外部的芯片控制高低电平，使其正常工作

只看该作者 · 2011-7-13 14:00

来学习

1万 · 2011-7-13 17:36

;P不用学习

只看该作者 · 2011-7-18 20:07

上下拉电阻都有这么多学问。看来模电真没学好呀。

1万 · 2011-7-18 20:48

:lol哈哈，必须有这么多学问：）

只看该作者 · 2011-7-18 21:37

好羡慕啊

只看该作者 · 2011-7-18 21:37

我要是有这么学问那该多好啊

只看该作者 · 2011-7-19 11:34

上下拉电阻要根据实际连接的芯片逻辑来设置。
FPGA内部电阻设计的比较大，为的是提供一个确定电平的同时不干扰正常工作

说起这个事情，我想说个其他的东西。
设计FPGA和MCU接口的同志们，要注意，能用SPI之类的接口尽量用，尽量不要尝试普通总线接口。
如果你要使用普通总线接口，切记看清楚时序和FPGA内部的三态门控制逻辑，请把WE信号直接接到IOBUFT的T端，千万不要对WE信号采样后再送到T。否则，会造成两端短路的。
这个错误碰到过N回了

1万 · 2011-7-19 15:45

13# dan_xb 为什么会短路，有心得么？？

只看该作者 · 2011-7-19 16:23

如楼上所说的为啥会短路呢能在具体说下嘛

只看该作者 · 2011-7-19 17:25

关注

只看该作者 · 2011-7-19 18:54

在我理解，上拉电阻和下拉电阻有两个作用
一是为某个信号端口提供一个默认电平。
二是提供电流回路，如：上拉电阻提供电流输入，即单片机某端口只能提供1mA电流，但后续电路需要10mA的电流，那么就在这里接一个上拉电阻电路来提供多余电流。同理下拉电阻是分流作用。

1万 · 2011-7-19 20:54

17# 23度26分
还有一个就是保持一个信号一定的时间：）

上下拉电阻的作用啊？困惑中

相关下载

相关帖子

突出贡献奖章

沉静之湖泊

经常做客

技术新星奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

社区建设奖章

欢快之小溪

以坛为家

技术奇才奖章

涓涓之细流

伴坛终老

技术高手奖章