打印

FPGA V5 DDR2控制器问题

[复制链接]
2706|4
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
barca_zx|  楼主 | 2011-7-14 17:20 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
近日导师让我在一块S2C的板子(Virtex-5 220)上调DDR2控制器,文档看了不少,试图用MIG生成控制器,遇到诸多问题,在此欲向各位大侠请教。大家也可在此一起交流进步。

1.在用MIG生成控制器IP的过程中,有DDR2内存选择,但只有Micron的内存型号啊,我手上是金斯顿的,找到对应内存容量、对应位宽的型号就行么?颗粒的时间参数需要设置吗?

2.MIG生成的时候我没有分配Pin脚,生成后我修改.ucf文件,发现CS有两位,但我在板子的SODIMM脚寻找CS只有一位,应该怎么约束?

3.我的板子没有复位键,reset直接悬空,行么?

4.sys_clk以及clk200的时钟应该如何处理。我板子上只有48MHZ的晶振。MIG生成时选定的系统时钟频率是150Mhz,此处的sys_clk也应该是150M么?

刚摸FPGA没几天,求各位指点,感谢了哈。
什么时候才能抓出数据啊,惆怅!!!

相关帖子

沙发
dan_xb| | 2011-7-15 17:43 | 只看该作者
1. 自己设一下参数,有GUI界面的
2. 那个UCF不要自己乱改,那个不是你可以随便改的,你改了以后要放回GUI界面里面去验证
3. 不可以,那个不是简单的复位,你可以指定一个值试试
4. 你用PLL生成一下吧。

使用特权

评论回复
板凳
fredfong| | 2011-7-18 16:53 | 只看该作者
:) MIG生成的DDR2控制器的基础下,通过增加一个模块把两个CS做个或逻辑而实现一个CS的pin脚使用就OK了,不过Jedec规定的DDR2标准有很多不同,MIG生成的代码也不是都支持,建议去JEDEC网站下相关的SPEC了解一下先哈,如果有什么疑问,联系我哈

使用特权

评论回复
地板
barca_zx|  楼主 | 2011-7-19 16:25 | 只看该作者
ucf 我得根据我的板子设置对应的管脚约束吧,不改行么?改了之后,implement的时候会报错,但删掉管脚约束后面的内容,就不会报错。现在还没抓数据,估计数据读取还是会有问题。 2# dan_xb

使用特权

评论回复
5
anhuihbo| | 2012-4-21 23:18 | 只看该作者
PLL直接搞。。。。。。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

2

帖子

1

粉丝