用FPGA能产生1nS脉冲吗？

只看该作者 · 2018-3-5 20:10

现在需要做1nS脉冲发生器，FPGA可以做出来吗？
1，据说FPGA主频达不到1GHz，那通过PLL或MCMM可以吗？如果主频到了，FPGA的普通IO口可以胜任这么高频吗？
2，可不可以用FPGA内部GTX（或oserdes）串行收发器编码产生窄脉冲呢，还是这个必须要配合相应的IP核才能用?
3，可不可以用锁相环移相的方法，产生较窄脉宽的连续波形，再取其中一个周期输出可不可行？

4，还有种说法是利用逻辑器件的竞争冒险方式产生的毛刺，把毛刺当成脉冲，这也是一种方案

大神看看以上这四种方案有哪种可行吗？

只看该作者 · 2018-3-5 22:42

1ns脉冲，绝对没有问题。FPGA产生窄脉冲的主要问题是端口的爬坡率不够。
我给一种方案，以供参考。例如要产生1MHz的宽1ns脉冲。
1. 用PLL产生两个50M时钟clk0和clk1，clk1相对于clk0相移9°也就是1ns。
2. 用clk0下降沿触发产生1MHz方波Q
3. 用clk0上升沿读取Q获得A
4. 用clk1上升沿读取Q的非获得B
5. 通过组合逻辑产生输出pul = A and B

只看该作者 · 2018-3-6 16:30

ucx 发表于 2018-3-5 22:42
1ns脉冲，绝对没有问题。FPGA产生窄脉冲的主要问题是端口的爬坡率不够。
我给一种方案，以供参考。例如要产 ...

大神说的是第三种方案，产生周期性的脉冲信号
那这个脉冲性的信号，能不能只取其中一个出来呢？

还有其他几种方案可行不？

只看该作者 · 2018-3-6 20:56

johnzdeng123 发表于 2018-3-6 16:30
大神说的是第三种方案，产生周期性的脉冲信号
那这个脉冲性的信号，能不能只取其中一个出来呢？

看你的帖子，应该是对这个问题考虑比较成熟了，但是你问只取一个出来是什么意思？
我以Q为方波来说明产生的原理，如果Q不是方波，假设就是一个脉冲，只不过是脉冲比较宽，那么就产生一个窄脉冲。如果Q是两个脉冲，那么就产生两个窄脉冲。

其他方案，除了第4种无法控制1ns，其他当然可行。不过必须是差分电平输出