发新帖我要提问
返回列表
打印
[FPGA]

ISE+modelsim仿真问题

[复制链接]
638|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
xiaogougou|  楼主 | 2018-3-13 09:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
modelsim, 仿真, se, ip核, locked
在做了个最简单的IP核仿真时出现了个问题，locked输出管脚在时钟正常输出时还一直为不定状态，不知道为什么，请高手指教下

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

xiaogougou

6

主题

23

帖子

1

粉丝