关于三极管用作开关时的速率

登录 · 发表于 2018-3-28 18:42

如图所示。当驱动信号为高电平变为低电平时，三极管由截止变为导通，集极电平由低电平变为高电平；当驱动信号由低变高电平时，三极管由导通变为截止，集电极电平由高变低。在该过程中，由于三极管由导通变截止所用时间比由截止变导通所用时间要长，所以可以看到集电极电平由高变低的过程中，存在严重的滞后，请教高人指点如何解决这种问题？谢谢！

发表于 2018-3-28 19:06

原则不要深度包和，是否深度包和，要看输出有没有纯延时，（现在看没有（目前时间标度上）），上升沿足够快，下沿沿慢，跟三极管没有关糸，关键是集电极电阻太大，

发表于 2018-3-29 09:37

2楼正解，主要是三极管的集电极与发射极的寄生电容过大造成的，所以集电极电阻越大充电时间越长。可以尝试在R5并联一个小电容，大概几十pf.

发表于 2018-3-29 09:50

LS的解释不太对，输入加电容，可以加快导通，但是深度饱和后，退出饱和的时间，加电容和减少R2，上述措施无效的。
R2减少，功耗大了，一般不会这么多。
最好不要让Q4深度饱和，比如EC之间并联一个肖特基二极管。

发表于 2018-3-29 12:57

上面的几位说得都对。
更好的做法是改成推挽输出。为什么绝大多数IC都用CMOS，为什么不用PMOS和NMOS，就是这个道理。

发表于 2018-3-29 14:55

zyj9490 发表于 2018-3-28 19:06
原则不要深度包和，是否深度包和，要看输出有没有纯延时，（现在看没有（目前时间标度上）），上升沿足够快 ...

我看网上资料说三极管由导通变截止耗时要比由截止变为导通长一些，而上图中下降沿慢正是三极管在此时由导通逐渐变为截止，所以出现严重的滞后。

发表于 2018-3-29 14:56

在路上_黄昏发表于 2018-3-29 09:37
2楼正解，主要是三极管的集电极与发射极的寄生电容过大造成的，所以集电极电阻越大充电时间越长。可以尝试 ...

只能加速三极管的导通，并不能加速三极管的截止。

发表于 2018-3-29 15:00

gx_huang 发表于 2018-3-29 09:50
LS的解释不太对，输入加电容，可以加快导通，但是深度饱和后，退出饱和的时间，加电容和减少R2，上述措施无 ...

我的观点和你的基本差不多，但是我在EC之间并一个肖特基二极管，发现并无改善，我目的就是方波经过三极管后波形基本保持不变，实际上仿真发现，继续加大频率，三极管会一直处于导通状态，集电极持续输出高电平。

发表于 2018-3-29 16:13

yzzsjc099 发表于 2018-3-29 14:55
我看网上资料说三极管由导通变截止耗时要比由截止变为导通长一些，而上图中下降沿慢正是三极管在此时由导 ...

有一个耗尽电容充放电的过程。

发表于 2018-3-29 16:48

yzzsjc099 发表于 2018-3-29 15:00
我的观点和你的基本差不多，但是我在EC之间并一个肖特基二极管，发现并无改善，我目的就是方波经过三极管 ...

笔误，不是EC，是BC之间，肯定有效的，但是也只会改善一部分。

@在路上_黄昏 · 发表于 2018-3-29 20:59

减小R5的值是可以加速放电的。另外就是在R5上并联一个一二十nF的电容C1也可以加速放电。因为v1由高电平变低电平之后，C1右边的正电荷（此时c1放电）可以抵消电容的结电容上的电荷。加速放电。不知道说的是否正确，望大神指正。

登录 · 发表于 2018-4-3 09:10

谢谢楼上各位的建议，像如下图所示的开关三极管（基极限流电阻包含在三极管里面），发现三极管前一次还没有完全截止，下一次就已经导通，所以三极管一直处于导通状态，像这种电路图就无法如楼上所说的那样通过并联电容来解决。

关于三极管用作开关时的速率

本帖子中包含更多资源

相关帖子

评论

评分

本帖子中包含更多资源

浏览过的版块

技术奇才奖章

沉静之湖泊

七世轮回

突出贡献奖章

核心会员奖章

坚毅之洋流

十世金身

技术领袖奖章

湍急之河流

社区建设奖章