发新帖我要提问
返回列表
打印
[FPGA]

请教IBERT的时钟参数设置问题

[复制链接]
1364|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
nnmm587|  楼主 | 2018-3-29 14:40 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
时钟, FPGA, ni, npu, pi

FPGA型号：vietex-6 XC6VLX240T 其中图1是电路图，图2是GUI设置界面。想知道Pin Input Standard参数该如何设置才能够正常的生成IBERT核进行测试。卡在这个小问题上两天了，希望各位大神帮帮我，感激不尽。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
nnmm587|  楼主 | 2018-3-29 14:47 | 只看该作者
[img]桌面\srio_clk\[/img]

使用特权

评论回复 赏
板凳
nnmm587|  楼主 | 2018-3-29 14:50 | 只看该作者
图片无法显示，简单介绍一下，我用IBERT测试的是GTX传输模块，bank115，测试的是srio传输通信。在生成IBERT核的时候得选择PIN INPUT STANDARD，所以想请教一下GTX模块的时钟输入电平是多少？

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

nnmm587

1

主题

5

帖子

0

粉丝