打印

pmos 开关控制~~没明白

[复制链接]
1618|15
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
本帖最后由 kong86176 于 2018-4-3 16:08 编辑

pmos  控制  。没搞明白为什么~~请指教断开OUT处负载,R4大小不造成影响,测量PA处的波形,都可以由3V拉到0V,所以就认为是负载电容造成的.

图 1   和图2 都是   PA   处的波形PA处,由430单片机控制输出
mos  管    为cj2301

解释:感谢大家的解答。我想了两天,我觉得,有这么两个原因可能解释一下。第一个,如果R4为1K,那么当,PA输出0时,mos管栅极电压需要从3V拉到0V;如果R4为47K,那么当,PA输出0时,mos管栅极电压需要拉到1V.也就是说相对而言,从3v拉到1V 要比3v拉到0V更容易一些。第二个就是,考虑到Cgs,PA输出0时,Cgs放电~~;确实找不到更合理的解释~~

20180330155636.png (35.89 KB )

20180330155636.png
评论
zyj9490 2018-4-2 10:53 回复TA
这种端口应设置OD,无上下拉才对。 
zyj9490 2018-4-2 10:52 回复TA
明显是动态参数没有设定好,有没有考量Cgs. 

相关帖子

沙发
xiaxingxing| | 2018-3-30 18:29 | 只看该作者
“PA处输出无法拉低,波形为图2”     那么问题来了,,,,图1  图2是PA处的波形还是OUT处的波形?

使用特权

评论回复
板凳
kong86176|  楼主 | 2018-3-30 20:18 | 只看该作者
xiaxingxing 发表于 2018-3-30 18:29
“PA处输出无法拉低,波形为图2”     那么问题来了,,,,图1  图2是PA处的波形还是OUT处的波形? ...

图1  图2 都是PA处的波形~~

使用特权

评论回复
地板
lyjian| | 2018-3-30 20:32 | 只看该作者
PA由什么控制?
MCU IO驱动能力不会这么弱。

使用特权

评论回复
5
kong86176|  楼主 | 2018-3-30 20:35 | 只看该作者
lyjian 发表于 2018-3-30 20:32
PA由什么控制?
MCU IO驱动能力不会这么弱。

430单片机~~

使用特权

评论回复
6
lyjian| | 2018-3-30 21:14 | 只看该作者

IO没配置对或电路没接对。
看看是不是开了端口下拉功能

使用特权

评论回复
7
lihui567| | 2018-3-31 09:27 | 只看该作者
R4大小不会影响单片机IO口输出的高低啊

使用特权

评论回复
8
fzyuan| | 2018-3-31 10:42 | 只看该作者
很大的一种可能性是之前的R4(10k)虚焊。

使用特权

评论回复
9
kong86176|  楼主 | 2018-3-31 12:29 | 只看该作者
fzyuan 发表于 2018-3-31 10:42
很大的一种可能性是之前的R4(10k)虚焊。

如果真的是虚焊就好了~~~

使用特权

评论回复
10
zyj9490| | 2018-3-31 21:14 | 只看该作者
当R4=1K,无法拉低输出,因为PMOS管永远处在导通状态,因VGS>VTH,增大R4,相当于降低VGS的电压,使得VGS<VTH.

使用特权

评论回复
11
caoenq| | 2018-4-1 11:09 | 只看该作者
目测接PA的IO口设置成了输入模式

使用特权

评论回复
12
linqing171| | 2018-4-1 22:28 | 只看该作者
负载到PA之间有通路。
你把MOS管去掉,Vcc3和OUT短路,然后你会发现你的IO输出仍然是有问题的。然后你再把R4端口,IO输出仍然有问题。

使用特权

评论回复
13
caijie001| | 2018-4-2 10:07 | 只看该作者
按道理说1k是足以拉低MOS管的电平的

使用特权

评论回复
14
lfc315| | 2018-4-3 14:26 | 只看该作者
要么IO的内部配置有问题,要么IO坏了吧,430的IO低电平驱动能力有那么弱吗?

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

6

主题

21

帖子

2

粉丝