120
551
1676
助理工程师
无标题.png (18.67 KB )
下载附件
2018-4-12 13:01 上传
使用特权
1
64
202
中级技术员
50
9037
2万
技术总监
5013
1万
3万
版主
170
4万
19万
坛主
2810
6万
47.png (56.85 KB )
2018-4-11 20:40 上传
xyz549040622 发表于 2018-4-11 20:40 可以,只不过楼主少画了一个二极管,原型是这样的,5脚本来就是接VCC的,按照楼主的画法,肯定是不可能的导 ...
chunyang 发表于 2018-4-11 15:27 用法错误,那样光耦晶体管侧会永远处于导通态。
无标题.png (24.41 KB )
2018-4-12 11:37 上传
7
78
244
sznjstarman 发表于 2018-4-12 13:22 看用在什么地方了,如果是普通IO检测高低电平是没有任何问题。有些场合就不行,光耦输出,有的是跟输入同相 ...
kama_ya 发表于 2018-4-12 09:02 光耦内部图
35
672
2068
初级工程师
发表回复 本版积分规则 回帖后跳转到最后一页
等级类勋章
时间类勋章
人才类勋章
发帖类勋章
2
扫码关注 21ic 官方微信
扫码关注嵌入式微处理器
扫码关注21ic项目外包
扫码关注21ic视频号
扫码关注21ic抖音号
本站介绍 | 申请友情链接 | 欢迎投稿 | 隐私声明 | 广告业务 | 网站地图 | 联系我们 | 诚聘英才 | 论坛帮助
京公网安备 11010802024343号