请教vhdl 高手： 本人按着《vhdl编程实例l》教科书 设计的范例 验证 ‘stable 函数 以及 ’delayed函数 通过仿真验证 以上两个函数无效， 请教问题的原因？解决办法？
library ieee;
use ieee.std_logic_1164.all;
entity pulse_gen is
port(a:in std_logic;
b:out boolean);
end;
architecture one of pulse_gen is
begin
b<= a'stable (15ns);
end ;
楼主
标题置顶
标题高亮
给输入a接入一个20M的方波信号，就可以看出仿真的效果了