如何解决线路板在高速设计中信号的完整性问题

发表于 2018-4-19 18:28

关于线路板信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。

发表于 2018-4-20 08:49

顶一个

发表于 2018-10-4 21:09

我现在在画背板，层数比较多，通常都有十几层，有的速率也比较高，比如8Gbps，这时候要用高速板材，要做反焊盘和背钻。

[PCB] 如何解决线路板在高速设计中信号的完整性问题