发新帖我要提问
返回列表
打印
[PCB]

如何解决线路板在高速设计中信号的完整性问题

[复制链接]
1032|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
kbrfpc2018|  楼主 | 2018-4-19 18:28 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
高速设计, 线路板, 信号, 阻抗, TI


     关于线路板信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。

使用特权

评论回复 赏

相关下载

相关帖子
沙发
877049204| | 2018-4-20 08:49 | 只看该作者
顶一个

使用特权

评论回复 赏
板凳
tllc16| | 2018-10-4 21:09 | 只看该作者
我现在在画背板，层数比较多，通常都有十几层，有的速率也比较高，比如8Gbps，这时候要用高速板材，要做反焊盘和背钻。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

kbrfpc2018

202

主题

204

帖子

0

粉丝