TMS320C6000系列DSP

只看该作者 · 2018-4-25 11:49

TMS320C6000系列DSP

TMS320C6000系列DSP是TI公司1997年2月推向市场的高性能DSP，综合了目前DSP性价比高、功耗低等一些优点。TMS320C6000系列中又分为定点DSP和浮点DSP两类。

　　（1）TMS320C62xx

　　该系列是TMS320C6000系列中的32bit定点DSP，内部集成了多个功能单元，可同时执行8条指令，运算速度为1200 MIPS～2400MlPS。其主要特点如下。

　　· 运行速度快。指令周期为5ns，运算能力为1600 MIPS。

　　· 内部结构不同于一般DSP芯片。内部同时集成了2个乘法器和6个算术运算单元，且它们之间是高度正交的，使得在一个指令周期内最大能支持8条32bit的指令。

　　· 指令集不同。为充分发挥其内部集成的各执行单元的独立运行能力，TI公司使用了VelociTl超长指令字（VLIW）结构。它在一条指令中组合了几个执行单元，结合其独特的内部结构，可在一个时钟周期内并行执行几个指令。

　　· 大容量的片内存储器和大范围的寻址能力。片内集成了512K字程序存储器和512K字数据存储器，并拥有32bit的外部存储器界面。

　　· 智能外设。内部集成了4个DMA接口，2个多通道缓存串口，2个32bit计时器。

　　· 低廉的使用成本。在一个无线基站的应用中，每片TMS3⒛C62xx能同时完成30路的语音编解码，每路成本为3美元，而以前的DSP系列最大只能完成5路，每路的成本为7美元。

　　这种芯片适合于无线基站、无线PDA、组合Modem、GPS导航等需要大运算能力的应用场合.

　　（2）TMS320C67xx

　　该系列是TMS320C6000系列中的32bit浮点DSP，内部同样集成了多个功能单元，可同时执行8条指令，其运算速度为1GFLOPS。该系列除了具有TMS320C62xx系列的特点外，其主要特点如下。

　　· 运行速度快。指令周期为6ns，峰值运算能力为1336 MIPS，对于单精度运算可达1GFLOPS，对于双精度运算可达250M FLOPS。

　　· 硬件支持IEEE格式的32bit单精度与64bit双精度浮点操作。

　　· 集成了32×32 bit的乘法器，其结果可为32或64bit。

　　· TMS320C67xx的指令集在TMS320C62xx的指令集基础上增加了浮点执行能力，可以看作是TMS320C62xx指令集的超集。TMS320C62xx指令能在TMS320C67xx上运行，而无需任何改变。

　　与TMS320C62xx系列芯片一样，由于其出色的运算能力、高效的指令集、智能外设、大容量的片内存储器和大范围的寻址能力，这个系列的芯片适合用于基站数字波束形成、图像处理、语音识别、3D图形等对运算能力和存储量有高要求的应用场合。

　　目前，TMS320C6000系列主要向两个方向发展，一是追求更高的性能，二是在保持高性能的同时向廉价型发展。例如，TI公司最近推出的TMS3120C6414、TMS320C6415和TMS320C6416三款新产品的工作频率高达800MHz，计算速度接近每秒64亿次指令，而功耗仅为现有器件的三分之一。它们既可通过一条单独接人家庭的宽带线路传输大量的个J眭化数据、视频和语音，也可通过3G无线基站向无线手机发送多媒体信息。

　　TMS320C6000系列中的C64x系列在DSP芯片中处于领先水平。C64x系列DSP不但提高了时钟频率，而且在内部结构上也采用了新的优化，主要表现在以下几个方面。

　　· 寄存器个数比C62x增大了一倍，从原来的32个变成了64个。

　　· 乘法器、累加器、桶式移位器和加法器等特殊硬件运算器的数量比原来增加了1～3倍。

　　· CPU通过L1程序缓存（LIP，L1 Program Cache）和L1数据缓存（LID，L1 DataCache）执行指令并处理数据，通过L2缓存（L2，L2 Cache）与增强型DMA控制器（EDMAC，EnhancedDMA CONtroller）相连，且能控制外围设备，从而使Cache空间增大。

　　· 外部的总线变成了64bit，是C62x的一倍。

　　· 数据结构支持8bit的运算操作。尤其适应于8bit图像信号的处理。

　　· 在C62x系列DSP指令基础上增加了一些新的指令。例如增加了GE域的乘法，一次可以实现4个GF域的乘法，为无线通信的RS编译码提供快速实现。

　　· 内部嵌人各种应用软件，包括Viterbi译码、RS译码、回音抵消、图像压缩等。