JTAG(Joint Test Action Group，联合测试行动组)是一种国际标准测试协议(IEEE 1149．1兼容)。标准的JTAG接口是4线——TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。
JTAG的主要功能有两种，或者说JTAG主要有两大类：
1）一类用于测试芯片的电气特性，检测芯片是否有问题；
2）另一类用于Debug，对各类芯片以及其外围设备进行调试；一个含有JTAG Debug接口模块的CPU，只要时钟正常，就可以通过JTAG接口访问CPU的内部寄存器、挂在CPU总线上的设备以及内置模块的寄存器。本文主要介绍的是Debug功能。
1.JTAG原理分析
简单地说，JTAG的工作原理可以归结为：在器件内部定义一个TAP(Test Access Port，测试访问口)，通过专用的JTAG测试工具对内部节点进行测试和调试。首先介绍一下边界扫描和TAP的基本概念和内容。
1.1 边界扫描
边界扫描(Boundary-Scan)技术的基本思想是在靠近芯片的输入／输出引脚上增加一个移位寄存器单元，也就是边界扫描寄存器(Boundary-Scan Register)。
当芯片处于调试状态时，边界扫描寄存器可以将芯片和外围的输入／输出隔离开来。通过边界扫描寄存器单元，可以实现对芯片输入／输出信号的观察和控制。对于芯片的输入引脚，可以通过与之相连的边界扫描寄存器单元把信号(数据)加载到该引脚中去；对于芯片的输出引脚，也可以通过与之相连的边界扫描寄存器“捕获”该引脚上的输出信号。在正常的运行状态下，边界扫描寄存器对芯片来说是透明的，所以正常的运行不会受到任何影响。这样，边界扫描寄存器提供了一种便捷的方式用于观测和控制所需调试的芯片。另外，芯片输入／输出引脚上的边界扫描(移位)寄存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链(Boundary-Scan Chain)。边界扫描链可以串行地输入和输出，通过相应的时钟信号和控制信号，就可以方便地观察和控制处在调试状态下的芯片。
1.2 测试访问口TAP
TAP(Test Access Port)是一个通用的端口，通过TAP可以访问芯片提供的所有数据寄存器(DR)和指令寄存器(IR)。对整个TAP的控制是通过TAP控制器(TAP Controller)来完成的。下面先分别介绍一下TAP的几个接口信号及其作用。其中，前4个信号在IEEE1149．1标准里是强制要求的。
TCK：时钟信号，为TAP的操作提供了一个独立的、基本的时钟信号。
TMS：模式选择信号，用于控制TAP状态机的转换。
TDI：数据输入信号。
TDO：数据输出信号。
TRST：复位信号，可以用来对TAP Controller进行复位(初始化)。这个信号接口在IEEE 1149．1标准里并不是强制要求的，因为通过TMS也可以对TAP Controller进行复位。
STCK：时钟返回信号，在IEEE 1149．1标准里非强制要求。
简单地说，PC机对目标板的调试就是通过TAP接口完成对相关数据寄存器(DR)和指令寄存器(IR)的访问。
系统上电后，TAP Controller首先进入Test-LogicReset状态，然后依次进入Run-Test／Idle、Selcct-DR-Scan、Select-IR-Scan、Capture-IR、Shift-IR、Exitl-IR、Update-IR状态，最后回到Run-Tcst／Idle状态。在此过程中，状态的转移都是通过TCK信号进行驱动(上升沿)，通过TMS信号对TAP的状态进行选择转换的。其中，在Capture-IR状态下，一个特定的逻辑序列被加载到指令寄存器中；在Shift-IR状态下，可以将一条特定的指令送到指令寄存器中；在Update—IR状态下，刚才输入到指令寄存器中的指令将用来更新指令寄存器。最后，系统又回到Run—Test／Idle状态，指令生效，完成对指令寄存器的访问。当系统又返回到Run—Test／Idle状态后，根据前面指令寄存器的内容选定所需要的数据寄存器，开始执行对数据寄存器的工作。其基本原理与指令寄存器的访问完全相同，依次为seIect—DR—Scan、Capture—DR、Shift—D、Exitl一DR、Update—DR，最后回到Run-Tcst／Idle状态。通过TDl和TDO，就可以将新的数据加载到数据寄存器中。经过一个周期后，就可以捕获数据寄存器中的数据，完成对与数据寄存器的每个寄存器单元相连的芯片引脚的数据更新，也完成了对数据寄存器的访问。 |
楼主
标题置顶
标题高亮
