打印

FPGA之时序问题

[复制链接]
3774|18
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
cherished|  楼主 | 2011-7-25 10:36 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
沙发
cherished|  楼主 | 2011-7-25 13:20 | 只看该作者
求高手,求解决啊。

使用特权

评论回复
板凳
yxs888| | 2011-7-26 12:25 | 只看该作者
FPGA 加时序约束只能有很小的速度提升,真正的速度隐藏在描述方法中,比如if else的级联越深,速度成倍递减。所以要想有量的提升,需要学会高速电路的描述方法。

使用特权

评论回复
地板
cherished|  楼主 | 2011-7-26 17:25 | 只看该作者
学习了。
我还想问问,我在时序仿真 的时候slack很多都为负值,请问,怎样去修改?
在设计中slack是否均满足正值才行。
具体怎样去修改,让slack为正。

使用特权

评论回复
5
yxs888| | 2011-7-26 21:15 | 只看该作者
为负值的就是不能达到需要的工作速度,你需要一个一个去找出设计中的关键路径,然后优化它。如果不能优化就要再采插寄存器法,把慢的组合电路分层两个或者多个CLK去完成。

使用特权

评论回复
6
cherished|  楼主 | 2011-7-26 21:21 | 只看该作者
不好意思,呵呵,对这个优化真不大懂,请问,怎么去找出关键路径,怎么优化
查寄存器法,就是直接在组合逻辑中添加寄存器吗?
约束可不可以达到要求,要是可以的话, 怎么去约束?

使用特权

评论回复
7
yxs888| | 2011-7-26 21:48 | 只看该作者
你邮箱多少,我可以发个文档给你看下

使用特权

评论回复
8
cherished|  楼主 | 2011-7-27 09:12 | 只看该作者
283195805@qq.com
呵呵,能加我好友吗,学习学习
谢谢

使用特权

评论回复
9
cherished|  楼主 | 2011-7-27 12:32 | 只看该作者
7# yxs888

283195805@qq.com

能加我好友吗,我想向你学习学习,呵呵

谢谢

使用特权

评论回复
10
375606426| | 2011-7-27 13:39 | 只看该作者
确实值得学习呀!!

使用特权

评论回复
11
cherished|  楼主 | 2011-7-28 13:35 | 只看该作者
7# yxs888

能把你说的文档发我邮箱,我看看吗?呵呵

使用特权

评论回复
12
cherished|  楼主 | 2011-7-31 15:17 | 只看该作者
7# yxs888

谢谢啊,呵呵,确实是好东西

使用特权

评论回复
13
xiaoyuan_ly| | 2011-8-7 21:52 | 只看该作者
晕死了,多实践做点东西后,再来说这些东西吧。给你一个题目: 如何将异步存储电路接口连接同步存储器件。

使用特权

评论回复
14
zwy65182899| | 2011-8-16 10:19 | 只看该作者
7# yxs888 给我一份资料啊,,zq07sale@126.com

使用特权

评论回复
15
pengyongche| | 2011-8-22 16:08 | 只看该作者
7# yxs888
你好 我现在也在对时序约束和优化感到头疼,邮箱pengyongche@126.com能不能把资料传我一份呢?

使用特权

评论回复
16
yxs888| | 2011-8-23 22:16 | 只看该作者
17
feiyan2005| | 2011-11-30 21:34 | 只看该作者
你好,同样因为时序而困扰,能否发我一份,不胜感激!feiyan-2005@163.com

使用特权

评论回复
18
liudongfei11| | 2011-12-1 19:57 | 只看该作者
你好 我也是时序困扰能否给我发一份

使用特权

评论回复
19
zhaojingzb| | 2011-12-2 09:25 | 只看该作者
时序问题实在太大了,有些人搞了一两年都没彻底搞懂呢,不是吓唬你哦~~

使用特权

评论回复
20
yjx310| | 2011-12-29 16:47 | 只看该作者
能把你说的文档发我邮箱,我看看吗? 谢谢

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:大家一起学习,互相交流。

20

主题

129

帖子

1

粉丝