简易数字频率计怎么设计

只看该作者 · 2011-7-26 15:23

由单片机AT89S51,分频器用74HC161芯片实现16分频，与门74LS21以及非门CD4069等组成，求原理图。。。。。。

只看该作者 · 2011-7-26 16:11

呃，要我就直接FPGA，XC3S50AN，一片搞定

只看该作者 · 2011-7-26 16:18

你用什么东西做显示？

只看该作者 · 2011-7-27 08:51

我是用7段数码显示管做显示的

只看该作者 · 2011-7-27 10:23

那就FPGA了，一块FPGA就30块，而且频率范围不是 MCU+分频器可以比的

只看该作者 · 2011-7-27 11:12

频率范围？精度？

只看该作者 · 2011-7-28 10:22

频率范围是0.1hz~10mhz（信号幅度0.5v~5v），测量误差为0.01%。

只看该作者 · 2011-7-28 11:33

0.1Hz好说，10MHz要是想达到0.01%的话很困难
你要是用高速时钟去采集，那么0.01%就是1/10000，需要10M×10000=10G的时钟来采样
这不可能，所以只有采用一些近似的办法
FPGA内部时钟基本在200MHz左右
你可以对输入的时钟分频，这也是最简单的方法，但是问题在于，分频以后会人为加入抖动
你也可以通过移相电路去尝试信号的边沿，但是问题是比较复杂，而且会存在信号本身的Jitter采样不准
最好的办法是对多个时钟周期进行计数的办法。