打印

PB4重映射,PB5开漏输出上拉成5V的问题

[复制链接]
2651|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
hackthree|  楼主 | 2011-7-26 15:25 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
因为用的是F100,48脚的片子,现在I/O口紧张,少一个输出控制模拟开关的端口,
除了还有个PB5没用外,就剩下JTAG几个端口了
因为CD4051是正负5V供电的,
所以控制的三个端口都要配置成开漏输出,再上拉成5V,
但是看数据手册,PB5不是容忍5V的端口,
这个要是配置成开漏再上拉5V这样可行不?
如果PB5上拉不可行,那只有考虑PB4,
怎么让PB4做普通IO口输出高低电平来控制4051的控制端口?
只需要GPIO_PinRemapConfig(GPIO_Remap_SWJ_JTAGDisable, ENABLE);
或GPIO_PinRemapConfig(GPIO_Remap_SWJ_NoJTRST, ENABLE);
然后再打开 RCC_APB2Periph_AFIO 的时钟就行么?
沙发
handlike| | 2011-7-26 16:57 | 只看该作者
用个NPN三极管或光藕不就可以了嘛,一般我串1K电阻后面加10K的上拉至5V,长时间工作也没有问题。

使用特权

评论回复
板凳
hackthree|  楼主 | 2011-7-27 08:01 | 只看该作者
2# handlike

因布板原因,不能再加外围电路了。。。

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

1

主题

220

帖子

1

粉丝