verilog实现三次样条插值

只看该作者 · 2018-5-13 21:15

用verilog实现EMD算法，需要用到三次样条插值法，请问有做过类似算法实现的吗，可以讲一下verilog实现三次样条插值的思路，或者相互交流探讨一下吗？

只看该作者 · 2018-5-17 09:48

你是不是用三次样条差值来形成信号波形的包络线？

只看该作者 · 2018-5-17 17:23

李不走寻常路发表于 2018-5-17 09:48
你是不是用三次样条差值来形成信号波形的包络线？

对呀，请问你有做过这个的verilog实现吗，可以交流一下吗

只看该作者 · 2018-5-19 08:22

我看看发表于 2018-5-17 17:23
对呀，请问你有做过这个的verilog实现吗，可以交流一下吗

我没做过只是以前看郑一老师的视频里提到过

只看该作者 · 2018-5-19 10:18

李不走寻常路发表于 2018-5-19 08:22
我没做过只是以前看郑一老师的视频里提到过

哦哦，视频可以分享一下吗，刚接触这个没什么思路，感谢

只看该作者 · 2018-5-24 08:13

我看看发表于 2018-5-19 10:18
哦哦，视频可以分享一下吗，刚接触这个没什么思路，感谢

Q 744180121 我发给你郑一老师的视频网址

只看该作者 · 2020-7-29 11:39

楼主方便分享吗我用FPGA实现CEEMDAN

只看该作者 · 2020-7-29 11:40

我看看发表于 2018-5-17 17:23
对呀，请问你有做过这个的verilog实现吗，可以交流一下吗

方便分享吗哎

只看该作者 · 2020-12-17 15:21

李不走寻常路发表于 2018-5-24 08:13
Q 744180121 我发给你郑一老师的视频网址

您好可以分享一下吗

只看该作者 · 2020-12-17 15:21

婷婷有了阳光唔发表于 2020-7-29 11:40
方便分享吗哎

您好我们可以加个好友讨论一下这块我的QQ是2537527653