发新帖我要提问
返回列表
打印
[FPGA]

quartus ii chip planner使用请教

[复制链接]
2528|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
hgdhgdhgd123|  楼主 | 2018-5-17 09:44 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
Chip, LAN, Quartus, AC, 触发
本帖最后由 hgdhgdhgd123 于 2018-5-17 09:53 编辑

最近学习使用chip panner时有一些疑问，各位论坛大神多多指教
我设计了一个异步复位的D触发器，综合的电路如下：

布局布线后使用chip planner查看芯片内部




D触发器的输入端应该是输入信号取反，可是图3红圈中的与门怎么解释怎么得到非门？还有SCLR不接应该是高电平还是低电平?

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

hgdhgdhgd123

2

主题

2

帖子

0

粉丝