这是什么原因

1万 · 2018-5-17 18:18

今天做了一个I/O口的输入检测
设置P1DR &= ~(BIT1 + BIT2 + BIT3 + BIT4);
将P1.1-P1.4口悬空，用示波器和电压表测量，发现P1.1-P1.3为高电平，P1.4为低电平
请问这是什么原因

1万 · 2018-5-17 18:22

不要悬空

1万 · 2018-5-17 18:25

I/0端口输入模式如果去检测它的电压，是多少呢

1万 · 2018-5-17 18:29

悬空的话电流会对单片机io有影响

1万 · 2018-5-17 18:31

不用的就把它拉低

1万 · 2018-5-17 18:31

对，不用的时候正如楼上所言，拉低即可的，悬空的话，IO口的输出状态不明，才会出现那个问题的

1万 · 2018-5-17 18:32

对，不用的时候正如楼上所言，拉低即可的，悬空的话，IO口的输出状态不明，才会出现那个问题的

2万 · 2018-5-17 18:34

悬空的电压可能低也可能高，一般都要外加上拉电阻的。

1万 · 2018-5-17 18:38

不用的IO下拉就好了

1万 · 2018-5-17 18:40

不用的话就没有什么影响了

1万 · 2018-5-17 18:44

电平处于高阻状态了么

1万 · 2018-5-17 18:47

这个再看下其他相关寄存器的设置的

1万 · 2018-5-17 18:49

还有特别看下这几个IO口的外围有上下拉电阻的设计以及接其他设备没有的。。

1万 · 2018-5-17 18:52

IO口的入状态不明，是随机的

1万 · 2018-5-17 18:52

单片机输入口往往内阻很高，悬空的话会导致在系统运行阶段该接口会受到电磁干扰的影响，产生寄生电压，严重影响系统的稳定性，甚至极端情况会导致单片机被瞬间强干扰击穿。

1万 · 2018-5-17 18:54

悬空的设置吗？

1万 · 2018-5-18 09:14

如果引脚不使用，就不要配置了。

1万 · 2018-5-18 09:16

哦，那我就知道怎么回事了，多谢大家，结贴了哈

只看该作者 · 2018-5-20 18:39

都接上拉电阻的看看效果的，直接悬空的会导致IO口的电平状态不确定的

只看该作者 · 2018-5-26 16:25

悬空的电压可能低也可能高，一般都要外加上拉电阻的

不是接地的吗