使用FPGA，关于时钟IOB的位置如何更好解决？

发表于 2011-7-27 17:11

我在使用FPGA时，使用了某个普通的管脚来作为差分时钟的输入管脚（在硬件设计时没有使用专用的时钟管脚），在实现时它显示的错误为 A clock IOB clock component is not placed at an optimal
clock IOB site.我在约束文件中加入CLOCK_DEDICATED_ROUTE = FALSE后，实现可以通过，可是实现的警告说不推荐这么的使用，其实序结果会较差。请问有什么好办法可以解决这个问题呢？多谢啦

发表于 2011-7-27 17:24

肯定是不推荐这么使用的.
但是你硬件定死了话,就只能加约束来忽略了

发表于 2011-7-27 21:02

你那种设置只是说有错误忽略，
并不是说你的错误改正了。

发表于 2011-7-28 10:17

来学习一下

发表于 2011-7-28 12:56

连接到bufg上，再试试

发表于 2011-7-28 14:27

一般这样的问题是不会影响到时序的吧？
除非，你用的是源同步并把时钟接错了，或者你用的系统同步。
芯片里面的时序和这个没关系。

使用FPGA，关于时钟IOB的位置如何更好解决？

相关帖子

浏览过的版块

精华达人奖章

湍急之河流

缘定三生

技术奇才奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章

社区建设奖章

欢快之小溪

以坛为家