发新帖我要提问
返回列表
打印

DVB-ASI接收异常

[复制链接]
789|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zhulin|  楼主 | 2018-5-20 14:33 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
脉冲, App, p10, 参考设计, 脉冲宽度
我用的是XILINX的XAPP1015这个参考设计（spartan 6），收发都是用的FPGA，发现接收端得到的信号脉冲宽度有差异，大概在+-两三个脉冲，请问这是为什么？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zhulin|  楼主 | 2018-5-20 14:40 | 只看该作者
差异大概在+-两三个时钟周期（时钟27MHZ）

使用特权

评论回复 赏
板凳
zhulin|  楼主 | 2019-8-23 11:04 | 只看该作者
比如TX端的8BIT信号中bit0上发送一个1MHZ的方波信号，RX端输出这个信号，发现信号周期没有发生变化，但占空比在不断变化，低电平最短时间为450ns

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zhulin

66

主题

182

帖子

2

粉丝