我在设计中要实现一个 tranif1 的功能。如果直接使用这个原语，仿真、编译都不支持（我用的ISE12.2，ISIM）。我用
inout a,b;
input en;
assign b=en ? a : 'bz;
assign a=en ? b : 'bz;
可以综合、仿真，但是仿真的结果就是X，仿真时
initial begin
a=0;b=0;en=0;
#10 a=1;//此时b=z
#10 en=1;//此时b=0
#!0 a=0;//这个时候b就变成X
#。。。。
请教各位！
因为这个是一个大系统的一个部分，所以如果这个部分的输出为X，其它的信号几乎就全是X了，就没有办法仿真别的部分。 |
楼主
