PACE中的怪异问题ERROR:HDLParsers:3562

只看该作者 · 2011-7-28 20:17

本帖最后由墨攻1991 于 2011-7-28 20:20 编辑

今天用同学的机子调程序仿真没错，但是在添加管脚约束的时候出现了让人很无语的问题：
“：PACE was unable to parse the HDL source file 'C:\...\XX.vhd”
ERROR:HDLParsers:3562 - pepExtractor.prj line 1 Expecting 'vhdl' or'verilog' keyword, found 'work'.
这是我第一次碰见这样的问题，花了半个小时把我认为可能的都放都改了，但是无果……
又用了半个小时，百度一下没结果，xilinx官网上的回答也让人云里雾里。
我以为是同学的软件装坏了，怀着憧憬又花了两个多小时卸载，但是重新运行的时候还是
同样的错误，我只想说：我很崩溃。
之后……之后我用google搜结果搜到了几个相关的网页，无奈全是英文很菜不想看，又用
百度无果后逼着自己把整个网页看完了，之后真相出来了……
下面是正解：所建的文件的路径里不能有空格，不然的话就会出现上述错误。
（OK HERE IS THE ANSWER ... IF THERE ARE SPACES IN THE DIRECTORY NAMESIN THE PATH THEN THIS PROBLEM AOCCURS. Make sure all directory namesright back to the root directory have no spaces。）
你相信这个错误会这么无语吗，不管你信不信，我是信得。为了这个问题我是茶饭不思呀。感谢google、感谢原作者。附网址：http://www.fpgarelated.com/usenet/fpga/show/61895-1.php

现将错误整理，供大家引以为鉴。