打印
[FPGA]

怎样用Tcl添加一个Core Generator生成的IP Core到ISE工程中?

[复制链接]
1290|1
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
azzzztec|  楼主 | 2018-6-18 14:05 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
需要哪些文件和命令?

我用  xfile add fifo_80b.xco  命令,在Transla的时候报错:

ERROR:NgdBuild:604 - logical block 'U_ARP_RESP_MSG/U_FIFO' with type 'fifo_80b'
   could not be resolved. A pin name misspelling can cause this, a missing edif
   or ngc file, case mismatch between the block name and the edif or ngc file
   name, or the misspelling of a type name. Symbol 'fifo_80b' is not supported
   in target 'virtex6'.

谢谢。

相关帖子

沙发
zhangmangui| | 2018-6-18 23:01 | 只看该作者
最好的办法是   先手动完成  然后将tcl命令存下来执行

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

59

主题

157

帖子

1

粉丝