发新帖我要提问
返回列表
打印
[Actel FPGA]

verilog 串口

[复制链接]
2048|8
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
wenxiaoyan912|  楼主 | 2011-8-2 16:23 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
verilog, 串口, PC机, 数据源, verilog程序
求verilog程序：如果有已知的数据源，怎么通过串口源源不断的向pc机发送数据，直到最后一个数据的时候停止？

使用特权

评论回复 赏

相关下载

相关帖子

沙发
加班加点| | 2011-8-2 18:46 | 只看该作者
还是把串口的协议先实现了吧

使用特权

评论回复 赏
板凳
加班加点| | 2011-8-3 19:04 | 只看该作者
楼主的程序实现了吗

使用特权

评论回复 赏
地板
teet| | 2011-8-6 09:37 | 只看该作者
可以实现吗？

使用特权

评论回复 赏
5楼
teet| | 2011-8-6 09:37 | 只看该作者
不知解决没有呀

使用特权

评论回复 赏
6楼
diny| | 2011-9-14 17:46 | 只看该作者
:L

使用特权

评论回复 赏
7楼
linas| | 2011-9-27 12:33 | 只看该作者
怎么解决啊？

使用特权

评论回复 赏
8楼
3B1105| | 2011-9-27 23:37 | 只看该作者
不懂帮顶

使用特权

评论回复 赏
9楼
gxy198715a| | 2011-9-28 09:10 | 只看该作者
串口可以一直发数据，最后发停止位吗？串口的协议不是每次只能发8位数据吗？为了防止累积误差，必须每段数据都有起始和停止位吗？一直发数据，不知道怎么用verilog实现。帮顶！

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wenxiaoyan912

0

主题

14

帖子

1

粉丝