cy7c68013A与FPGA进行通信

1万 · 2018-7-9 19:53

我自己做了一块实验板（用的芯片是cy7c68013A，没有片外RAM和ROM，只有一片24LC256），用于与FPGA进行通信，实验板配置成slave FIFO工作模式，IFCLK由FPGA提供，其他接口线都正确连接。实验时采用C2加载方式，把固件程序正确烧录到EEPROM，且连上PC后能正确识别，固件程序中把EP2设置成OUT端点，当用control panel向EP2发送数据，显示发送不了数据

1万 · 2018-7-9 19:55

把IFCLK设置成由单片机自身提供呢

1万 · 2018-7-9 19:59

其他一切不变，再用control panel向EP2发送数据，则能正确发送

1万 · 2018-7-9 20:01

若选择外部IFCLK，看看寄存器IFCONFIG的bit7是否设置为0。

2万 · 2018-7-9 20:03

对，同时要注意在firmware配置此位为0之前，是否有稳定的CLOCK从FPGA输出。

1万 · 2018-7-9 20:05

问题补充：采用“无EEPROM或EEPROM引导数据无效”加载方式时，用control panel是能正确向EP2发送数据的

2万 · 2018-7-9 20:08

那固件程序应该是没有问题的。

1万 · 2018-7-9 20:11

PC发送之后检查以下68013的FIFO标志位，看有没有数据收到。
另外你PC一个数据发不出去应该是68013固件的问题。如果发送第三组时候堵塞了，就是FIFO没有及时被读出。
SLAVE FIFO 也有两种模式，同步也异步的，异步模式下不使用FICLK这根线，同步模式下IFCLK是由68013输出的。

2万 · 2018-7-9 20:14

你发数据成功时在fifo段有没有FLAGA,FLAGB,FLAGC信号提示？

1万 · 2018-7-9 20:17

是的哈

2万 · 2018-7-9 20:19

我跟你的用法相似能发数据empty也有信号，但是读出的数据不对

1万 · 2018-7-9 20:21

你的数据是？

2万 · 2018-7-10 17:33

固定的0，其他用过fifo模式的帮忙一下。

1万 · 2018-7-10 17:36

程序应该问题不大，看看KEIL C项目选项的设置，留意code，data数据空间之类的。

2万 · 2018-7-10 17:38

楼主，我遇到的问题和你一样，看你已经搞定这个问题。请问你是怎么解决的

1万 · 2018-7-10 17:41

OK，搞定，结贴