用virtex4DCM时出现的倍频问题，怎么办啊？

发表于 2011-8-4 15:07

各位高手大家好：
我用的的virtex4系列的FPGA，板子的晶振是125Mhz，我用了FPGA自带的IP核。目的是对125Mhz的信号进行倍频（倍频范围在合理范围之内），在进行仿真的时候是可以的。但是当程序下载到板子当中时，倍频的引脚时钟输出始终为高电平（分频的引脚输出是正常的）。期待各位高手给予指导。

发表于 2011-8-5 09:40

你倒是说DCM怎么设置的啊，这个没有关键的信息量
DCM的代码贴出来
你是用CoreGen生成的么？

发表于 2011-8-8 10:13

貌似问题不是很明细呀

发表于 2011-8-8 10:13

发表于 2011-8-8 21:35

用了FPGA自带的IP核能具体说一下吗

发表于 2011-8-8 21:36

期待楼主结果

[matlab] 用virtex4DCM时出现的倍频问题，怎么办啊？

相关帖子

浏览过的版块

社区建设奖章

欢快之小溪

以坛为家

技术奇才奖章