发新帖我要提问
返回列表
打印

FPGA的IO口是否还需要外接上拉电阻？

[复制链接]
4566|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
我看看|  楼主 | 2018-7-22 10:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
FPGA, IO, 上拉电阻, EEPROM, ic
请教一下，FPGA的IO还有必要外接上拉电阻吗（FPGA的IO配置时应该是可以配置成上拉的），就比如FPGA实现IIC，我看好多原理图里EEPROM的SCL和SDA都接了上拉电阻，但是摄像头模块的就没有接上拉。


使用特权

评论回复 赏

相关帖子
沙发
angerbird| | 2018-7-22 11:03 | 只看该作者
利用I2C总线的设计的方案还是不错的

使用特权

评论回复 赏
板凳
zwl6372683| | 2018-7-23 22:53 | 只看该作者
FPGA的不用。不同模块，有可能内部已经上拉了电阻。所以针对具体的模块，还需要进一步查看规格书

使用特权

评论回复 赏
地板
神奇号| | 2018-7-24 08:18 | 只看该作者
开漏输出或者驱动能力不足时候需要，一般fpga不需要，你可以内部配置输出电平和输出方式

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

我看看

19

主题

35

帖子

2

粉丝