打印
[Actel FPGA]

synplify pro e-2010.09a-1警告信息

[复制链接]
4375|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
leebai_001|  楼主 | 2011-8-5 15:47 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
@W: : fault_ctrl.vhd(143) | Net fault_module_logic/io_fault_reg[0] appears to be a clock source which was not identfied. Assuming default frequency.

@W:MT420 :  | Found inferred clock fault_ctrl|io_fault_reg_inferred_clock[0] with period 10.00ns. A user-defined clock should be declared on object "n:fault_module_logic.io_fault_reg[0]"


这两个警告是什么意思?

相关帖子

沙发
黑发尤物| | 2011-8-6 10:11 | 只看该作者
时钟的问题吧

使用特权

评论回复
板凳
leebai_001|  楼主 | 2011-8-15 11:29 | 只看该作者
大家有遇到过这样的问题吗?
如何解决呢?

使用特权

评论回复
地板
xiaotann| | 2011-8-15 12:26 | 只看该作者
么有见过

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

18

主题

93

帖子

0

粉丝