发新帖我要提问
返回列表
打印
[verilog]

一个初学者简单的语句

[复制链接]
1092|2
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
ssssoner|  楼主 | 2018-7-26 16:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
XDATA
本帖最后由 ssssoner 于 2018-7-26 16:52 编辑

        tDLY=0；
TXDATA_r <= #tDLY 0; 这句话的含义 谢谢 谢谢

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zhangmangui| | 2018-7-26 22:50 | 只看该作者
这是仿真用的吧    不能综合实现的

使用特权

评论回复 赏
板凳
爱上0在路上| | 2018-7-27 08:44 | 只看该作者
#tDLY表示延时，这里tDLY为0，即无延时，TXDATA_r直接等于0。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

ssssoner

1

主题

1

帖子

0

粉丝