问:所以正确的回答是把模拟地和数字地引脚两者连起来并接到模拟接地 平面上,对吗?但这样会不会把数字噪声加到本来很好的接地平面上?另外,因为现在输出信 号是相对于模拟接地平面,而所有其它逻辑是相对于数字接地平面,那么输出逻辑噪声容限 是否会下降?我打算把ADC输出接到印制线路板背面三态数据总线上,在那里噪声会相当大, 所以我认为首先需要能够得到的所有噪声容限。 答:好!没有什么人会说生活是很容易的!你已经通过困难的道路得到了正确的 结论,但你提出的模拟接地平面上的数字噪声和在ADC输出端上减少噪声容限(noise margin )的问题, 实际上并非像想象的那样坏,可以把它们克服掉。把几百毫伏不可靠的信号加到数字接口明 显地好 于把同样不可靠信号加到模拟输入端。对于10 V输入的16位ADC,其最低位信号仅仅 为150 μV!在数字地引脚上的数字地电流实际上不可能比这更坏,否则它们将使ADC内部 的 模拟部分首先失效!假如你在ADC电源引脚到模拟接地平面之间接一种高质量高频陶瓷电容器 (0 1μF)来旁路高频噪声,你将把这些电流隔离到集成电路周围非常小的范围,并且将其对 系统其余部分的影响减到最低。 虽然数字噪声容限会减少,但是如果低于几百毫伏,对于TTL和CMOS逻辑通常是可以接受 的。假如你的ADC有单端ECL输出,你就需 要在每一个数字门上加一个推挽门,即起平衡和补偿输出的作用。把这些门电路封装块地线 引 到模拟接地平面,并且用差分方式连接逻辑信号接口。在另一端使用一个差分线路接收器, 将 它的接地端接到数字接地平面上。模拟接地平面和数字接地平面之间的噪声是共模信号,它 们的大 多数将在差分线路接收器的输出端被衰减抑制掉。你可以把同样方法用于TTL和CMOS,但它 们通常有足够的噪声容限,所以不需要差分传输。 但是你说过的一件事使我大感忧虑。通常把ADC输出直接连到有噪声的数据总线上,是很 轻率的作法。总线噪声经过内部寄生电容耦合可能返回ADC模拟输入端。寄生电容从01到0 5 p F。如果把ADC输出直接连到靠近ADC的中间缓冲锁存器就要好得多(见图122)。缓冲锁存器 地线接到数字接地平面上,所以它的输出逻辑电平和系统其余部分的逻辑电平兼容。 图122 ADC输出通过缓冲锁存器接到数据总线
|