关于AT24C02的时序问题~~~

只看该作者 · 2011-8-7 13:30

本帖最后由 jj89816657 于 2011-8-7 13:32 编辑

1.jpg (6.93 KB )

下载附件

2011-8-7 13:30 上传

2.jpg (7.51 KB )

下载附件

2011-8-7 13:31 上传

void stop()
{
sda=0;
delay();
scl=1;
delay();
sda=1;
delay();
}

根据停止时序写的程序，但是我把，SCL和SDA的顺序换一下之后就完全不行了~~不知道是为什么，请各位大牛指导《我的理解是，SCL直接拉高，SDA先是低，再高，这样我觉得也正确啊，可是实际却是必须SDA先低，再拉高SCL，再SDA拉高才行》，求解啊~~~！！我是菜鸟~~嘿嘿。。。。起始信号SDA,SCL~哪个先拉高都可以~~所以我很郁闷

1万 · 2011-8-7 14:34

理解错误，SCL为高的时候SDA下跳是启动，上跳是发送，其他时候只有SCL为低的时候，SDA才能动。

只看该作者 · 2011-8-7 17:09

2# NE5532
我知道，但是我问的不是这个问题~~你没有仔细看我的问题吧

1万 · 2011-8-7 22:29

那我确实看不懂你想问什么了。

只看该作者 · 2011-8-7 22:49

4# NE5532
我的意思是，我看停止时序图上的的理解是只要scl是高，sda在一个上升沿前后保持一段时间就可以了，......可是事实是，必须要先拉低sda再拉高scl,最后拉高sda才能正常的工作..这个地方我就很不明白了~~...这个是芯片是E2PROM，掉电保存的芯片（上电后可以读出上次掉电前你存进去的数据）.......这样你能理解吗？求解答，谢谢

只看该作者 · 2011-8-7 22:52

5# jj89816657
还有我知道，scl在高的时候，下跳是启动，上跳是停止，我就是想问一下，为什么SCL，SDA的顺序换一下就不行了呢~详细请看楼上

只看该作者 · 2011-8-7 22:55

4# NE5532
还有我知道，scl在高的时候，下跳是启动，上跳是停止，我就是想问一下，为什么SCL，SDA的顺序换一下就不行了呢~我的想法是
scl=1;
delay();
sda=0;
delay();
sda=1;
delay();
实际上下面这样才可以~：
sda=0;
delay();
scl=1;
delay();
sda=1;
delay();
sda和scl的位置换了一下就不行了呢？？？求解释~~~~

1万 · 2011-8-8 07:31

第二种更标准一点，因为标准有说明，在通讯的一个包之内，不用的时候要占用总线，也就是输出0. 直接可以发第二个的时序。
但是第一个也肯定没有问题，可以正常工作，如果不能，说明有两个情况：
1 stop的建立时间不够，start+stop组合时序肯定是没有问题的，stop之前多延时一下看看。
2 楼主没有发送应答。也就是少了个时钟，每个字节都发8个数据时钟加一个应答时钟。
另外，还是有示波器的图有真相。