发新帖我要提问
返回列表
打印

关于vhdl中case when的问题

[复制链接]
2196|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
zzuzx|  楼主 | 2011-8-7 15:14 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
VHDL, se, PROCESS, ce
请教一下：
case语句块必须放在process——endprocess中吗？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
zzuzx|  楼主 | 2011-8-7 15:21 | 只看该作者
自己查到了，case语句属于顺序语句，必须放在进程语句中使用！

使用特权

评论回复 赏
板凳
混杰奋斗| | 2011-8-11 15:29 | 只看该作者
书上写错了，先计算条件表达式，后面的判断语句并行，因此在某种程度上说CASE语句是顺序语句和并行语句的结合体。

使用特权

评论回复 赏
地板
Cheribat| | 2011-8-16 13:12 | 只看该作者
之前用case语句曾经出过一次错 怎么都不对 换成if else就没问题 后来才知道是三楼说的那个原因
慎用啊

使用特权

评论回复 赏
5楼
binghe41| | 2012-5-20 22:45 | 只看该作者
谢谢

使用特权

评论回复 赏
6楼
GoldSunMonkey| | 2012-5-20 23:47 | 只看该作者
本帖最后由 GoldSunMonkey 于 2012-5-20 23:48 编辑

同意三楼的。


使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zzuzx

0

主题

8

帖子

1

粉丝