21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 关于vhdl中case when的问题
返回列表 发新帖我要提问

关于vhdl中case when的问题

[复制链接]
3338|5
 楼主| zzuzx 发表于 2011-8-7 15:14 | 显示全部楼层 |阅读模式
VHDL, se, PROCESS, ce
请教一下：
case语句块必须放在process——endprocess中吗？
回复

收藏 举报

相关帖子
 楼主| zzuzx 发表于 2011-8-7 15:21 | 显示全部楼层
自己查到了，case语句属于顺序语句，必须放在进程语句中使用！
回复

收藏 举报

混杰奋斗 发表于 2011-8-11 15:29 | 显示全部楼层
书上写错了，先计算条件表达式，后面的判断语句并行，因此在某种程度上说CASE语句是顺序语句和并行语句的结合体。
回复

收藏 举报

Cheribat 发表于 2011-8-16 13:12 | 显示全部楼层
之前用case语句曾经出过一次错 怎么都不对 换成if else就没问题 后来才知道是三楼说的那个原因
慎用啊
回复

收藏 举报

binghe41 发表于 2012-5-20 22:45 | 显示全部楼层
谢谢
回复

收藏 举报

GoldSunMonkey 发表于 2012-5-20 23:47 | 显示全部楼层
本帖最后由 GoldSunMonkey 于 2012-5-20 23:48 编辑

同意三楼的。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

zzuzx

0

主题

8

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部