发新帖我要提问
返回列表
打印
[verilog]

signaltap II综合assign语句的问题

[复制链接]
1111|3
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
平漂流|  楼主 | 2018-8-10 14:53 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
SignalTAP, API, pi, SignalTapII, 晶振时钟
直接将输入到FPGA的晶振时钟信号clk,利用语句assign clk_out = clk将其输出给其他的IC使用，在用signaltap II仿真的时候，看不到clk_out的波形(一直为低电平)。请问一下，这是什么原因？

使用特权

评论回复 赏

相关下载

相关帖子
沙发
feihufuture| | 2018-8-10 16:49 | 只看该作者

使用特权

评论回复 赏
板凳
ww212121| | 2018-8-13 16:30 | 只看该作者
支持下

使用特权

评论回复 赏
地板
平漂流|  楼主 | 2018-8-13 23:22 | 只看该作者
ww212121 发表于 2018-8-13 16:30
支持下

别人都说那是因为这两个时钟是一样的，自己没法监测自己。

使用特权

评论回复 赏
返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

平漂流

53

主题

222

帖子

8

粉丝