简易 I2C 隔离器设计小贴士
通常产品设计时间非常紧张，用于新产品设计的资金也并不宽余，但不管怎样，我们都必须要在不增加成本的前提下设计出能够运行于恶劣环境下的稳健系统。一般而言，这会要求使用电流隔离，用于保护敏感控制电子组件免受外部突入和瞬态浪涌电流的损害。
如果您的设计涉及许多工业接口，那么当您在各大半导体厂商的官方网站上看到琳琅满目的RS-485、RS-232、CAN和I2C信号隔离器时，您会发现自己像一个进到糖果店里的小孩一样兴奋不已。
今后碰到这种情况，您可以热情洋溢的回答“没问题”，因为本文将为您介绍一部分工业接口电路，它们几乎都只使用一个标准隔离器。图 1-4 显示了工业应用中最为常见的数字接口的简化示意图。
请注意，为了便于说明，我们省略了旁路电容器和上拉/下拉电阻器。首批三个电路都有一个异步数据传输模式，其使用两条数据线路和一条控制线路，用于驱动器/接收器激活。这样，在节点控制器和标准兼容收发器芯片之间便只需一个三重隔离器了。
图 4 所示隔离式 I2C（inter-integrated circuit，IIC）表示一种特殊情况，因为它支持仅有几英寸长的短通信链路，因此不需要线路收发器。在一些多主机应用中，两个节点会同时访问总线。为了防止信号转回其源，我们使用一个双向缓冲器来支持从R(x,y)到S(x,y) 的接收传输以及S(x,y) 到 T(x,y)的发送传输，而非R(x,y) 到 T(x,y)的直接回环。
幸运的是，多主机设计只是少数情况，大多数都是单主机应用。因此，我们可以极大地简化图 4 所示电路。
由于是单主机，时钟信号 (SCL) 仅需单向传输，从而将时钟隔离减少至一条通道。然后，用一个晶体二极管开关代替双向缓冲器，这样隔离层（图 5）每端将电路简化至我们的标准三重隔离器（图 6）。
图 5 利用晶体管开关隔离发送和接收路径
在待机模式下，隔离器输入 A 和 C 通过 R2 和 R4 被拉至高电平，推高输出 B 和 D。另外，主和从数据线路（SDA1 和 SDA2）通过 RPU1 和 RPU2 被拉至高电平。当主机通过拉低 SDA1 开始通信时，Q1 发射极结点被正向偏置，而 Q1 将输入 A 拉至低电平。输出B 跟着变为低电平，并正向偏置 D2。D2 拉低 SDA2。与此同时，Q2 发射极结点被反向偏置，并且 Q2 保持高阻抗。开关顺序相同，仅在从数据线路响应时反向。
图 6 单主机应用隔离式I2C总线接口
图 6 显示了最终的电路情况。至少使用0.1Μf电容器来对芯片电源进行缓冲。通过1k到10k电阻器，始终将激活输入端连接至各个电源轨。这些电阻器可控制进入电源线路的浪涌瞬态所引起的芯片突入电流。利用滤波器电容（此处为220pF）来抑制敏感的 CMOS 输入噪声，是一种较好的模拟设计方法。
没有隔离电源，隔离设计便不完整。图 7显示了一种低成本、隔离式 DC/DC 转换器设计，用于替代昂贵的集成 DC/DC 模块。主副电源均可以在 3.3V 和 5V 之间变化。下列表格列出了三种电源组合的相应组件。
图 7 隔离式DC/DC转换器
|
楼主
标题置顶
标题高亮
